Home
last modified time | relevance | path

Searched refs:dw_pcie_readl_dbi (Results 1 - 25 of 26) sorted by relevance

12

/kernel/linux/linux-5.10/drivers/pci/controller/dwc/
H A Dpcie-armada8k.c148 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_STATUS_REG); in armada8k_pcie_link_up()
164 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_establish_link()
170 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_establish_link()
180 reg = dw_pcie_readl_dbi(pci, PCIE_ARUSER_REG); in armada8k_pcie_establish_link()
185 reg = dw_pcie_readl_dbi(pci, PCIE_AWUSER_REG); in armada8k_pcie_establish_link()
191 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_INT_MASK1_REG); in armada8k_pcie_establish_link()
198 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_establish_link()
230 val = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_INT_CAUSE1_REG); in armada8k_pcie_irq_handler()
H A Dpcie-designware.c71 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_find_next_ext_capability()
87 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_find_next_ext_capability()
304 val = dw_pcie_readl_dbi(pci, PCIE_ATU_CR2); in __dw_pcie_prog_outbound_atu()
428 val = dw_pcie_readl_dbi(pci, PCIE_ATU_CR2); in dw_pcie_prog_inbound_atu()
504 val = dw_pcie_readl_dbi(pci, PCIE_PORT_MULTI_LANE_CTRL); in dw_pcie_upconfig_setup()
515 cap = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in dw_pcie_link_set_max_speed()
516 ctrl2 = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCTL2); in dw_pcie_link_set_max_speed()
550 val = dw_pcie_readl_dbi(pci, PCIE_ATU_VIEWPORT); in dw_pcie_iatu_unroll_enabled()
581 val = dw_pcie_readl_dbi(pci, PCIE_PORT_AFR); in dw_pcie_setup()
590 val = dw_pcie_readl_dbi(pc in dw_pcie_setup()
[all...]
H A Dpcie-tegra194.c391 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in tegra_pcie_rp_irq_handler()
419 val = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_CONTROL_STATUS); in tegra_pcie_rp_irq_handler()
433 val = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_ERR_ADDR); in tegra_pcie_rp_irq_handler()
481 val = dw_pcie_readl_dbi(pci, pcie->cfg_link_cap_l1sub); in tegra_pcie_ep_irq_thread()
486 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in tegra_pcie_ep_irq_thread()
604 val = dw_pcie_readl_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub); in disable_aspm_l11()
613 val = dw_pcie_readl_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub); in disable_aspm_l12()
622 val = dw_pcie_readl_dbi(&pcie->pci, event_cntr_ctrl_offset[pcie->cid]); in event_counter_prog()
628 val = dw_pcie_readl_dbi(&pcie->pci, event_cntr_data_offset[pcie->cid]); in event_counter_prog()
680 val = dw_pcie_readl_dbi(pc in init_host_aspm()
[all...]
H A Dpcie-designware-host.c67 status = dw_pcie_readl_dbi(pci, PCIE_MSI_INTR0_STATUS + in dw_handle_msi_irq()
566 val = dw_pcie_readl_dbi(pci, PCI_INTERRUPT_LINE); in dw_pcie_setup_rc()
572 val = dw_pcie_readl_dbi(pci, PCI_PRIMARY_BUS); in dw_pcie_setup_rc()
578 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dw_pcie_setup_rc()
612 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in dw_pcie_setup_rc()
H A Dpci-meson.c267 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_payload()
271 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_payload()
283 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_rd_req_size()
287 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_rd_req_size()
H A Dpci-imx6.c152 val = dw_pcie_readl_dbi(pci, PCIE_PHY_STAT) & in pcie_phy_poll_ack()
206 *data = dw_pcie_readl_dbi(pci, PCIE_PHY_STAT); in pcie_phy_read()
723 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in imx6_pcie_wait_for_speed_change()
766 tmp = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in imx6_pcie_establish_link()
780 tmp = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in imx6_pcie_establish_link()
789 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in imx6_pcie_establish_link()
827 dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG0), in imx6_pcie_establish_link()
828 dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG1)); in imx6_pcie_establish_link()
H A Dpcie-designware-ep.c515 msg_addr_lower = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
518 msg_addr_upper = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
582 tbl_offset = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msix_irq()
626 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_ep_find_ext_capability()
661 reg = dw_pcie_readl_dbi(pci, offset + PCI_REBAR_CTRL); in dw_pcie_ep_init_complete()
H A Dpcie-designware.h314 static inline u32 dw_pcie_readl_dbi(struct dw_pcie *pci, u32 reg) in dw_pcie_readl_dbi() function
350 val = dw_pcie_readl_dbi(pci, reg); in dw_pcie_dbi_ro_wr_en()
361 val = dw_pcie_readl_dbi(pci, reg); in dw_pcie_dbi_ro_wr_dis()
H A Dpci-dra7xx.c214 val = dw_pcie_readl_dbi(pci, PCIE_MSI_INTR0_STATUS + in dra7xx_pcie_handle_msi()
1005 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dra7xx_pcie_suspend()
1022 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dra7xx_pcie_resume()
H A Dpcie-intel-gw.c106 return dw_pcie_readl_dbi(&lpp->pci, ofs); in pcie_rc_cfg_rd()
H A Dpci-keystone.c503 val = dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG0); in ks_pcie_link_up()
/kernel/linux/linux-6.6/drivers/pci/controller/dwc/
H A Dpcie-armada8k.c147 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_STATUS_REG); in armada8k_pcie_link_up()
161 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_start_link()
175 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_host_init()
181 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_host_init()
191 reg = dw_pcie_readl_dbi(pci, PCIE_ARUSER_REG); in armada8k_pcie_host_init()
196 reg = dw_pcie_readl_dbi(pci, PCIE_AWUSER_REG); in armada8k_pcie_host_init()
202 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_INT_MASK1_REG); in armada8k_pcie_host_init()
221 val = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_INT_CAUSE1_REG); in armada8k_pcie_irq_handler()
H A Dpcie-designware.c185 ver = dw_pcie_readl_dbi(pci, PCIE_VERSION_NUMBER); in dw_pcie_version_detect()
195 ver = dw_pcie_readl_dbi(pci, PCIE_VERSION_TYPE); in dw_pcie_version_detect()
256 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_find_next_ext_capability()
272 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_find_next_ext_capability()
683 val = dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG1); in dw_pcie_link_up()
693 val = dw_pcie_readl_dbi(pci, PCIE_PORT_MULTI_LANE_CTRL); in dw_pcie_upconfig_setup()
704 cap = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in dw_pcie_link_set_max_speed()
705 ctrl2 = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCTL2); in dw_pcie_link_set_max_speed()
744 plc = dw_pcie_readl_dbi(pci, PCIE_PORT_LINK_CONTROL); in dw_pcie_link_set_max_link_width()
749 lwsc = dw_pcie_readl_dbi(pc in dw_pcie_link_set_max_link_width()
[all...]
H A Dpcie-tegra194.c392 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in tegra_pcie_rp_irq_handler()
426 val = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_CONTROL_STATUS); in tegra_pcie_rp_irq_handler()
440 val = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_ERR_ADDR); in tegra_pcie_rp_irq_handler()
489 val = dw_pcie_readl_dbi(pci, pcie->cfg_link_cap_l1sub); in tegra_pcie_ep_irq_thread()
494 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in tegra_pcie_ep_irq_thread()
622 val = dw_pcie_readl_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub); in disable_aspm_l11()
631 val = dw_pcie_readl_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub); in disable_aspm_l12()
640 val = dw_pcie_readl_dbi(&pcie->pci, pcie->ras_des_cap + in event_counter_prog()
648 val = dw_pcie_readl_dbi(&pcie->pci, pcie->ras_des_cap + in event_counter_prog()
707 val = dw_pcie_readl_dbi(pc in init_host_aspm()
[all...]
H A Dpcie-designware-ep.c519 msg_addr_lower = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
522 msg_addr_upper = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
587 tbl_offset = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msix_irq()
634 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_ep_find_ext_capability()
670 reg = dw_pcie_readl_dbi(pci, offset + PCI_REBAR_CTRL); in dw_pcie_ep_init_complete()
689 reg = dw_pcie_readl_dbi(pci, ptm_cap_base + PCI_PTM_CAP); in dw_pcie_ep_init_complete()
693 reg = dw_pcie_readl_dbi(pci, ptm_cap_base + PCI_PTM_CAP); in dw_pcie_ep_init_complete()
H A Dpcie-fu740.c196 tmp = dw_pcie_readl_dbi(pci, cap_exp + PCI_EXP_LNKCAP); in fu740_pcie_start_link()
211 tmp = dw_pcie_readl_dbi(pci, cap_exp + PCI_EXP_LNKCAP); in fu740_pcie_start_link()
219 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in fu740_pcie_start_link()
H A Dpci-meson.c272 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_payload()
276 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_payload()
288 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_rd_req_size()
292 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_rd_req_size()
H A Dpci-imx6.c206 val = dw_pcie_readl_dbi(pci, PCIE_PHY_STAT) & in pcie_phy_poll_ack()
260 *data = dw_pcie_readl_dbi(pci, PCIE_PHY_STAT); in pcie_phy_read()
813 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in imx6_pcie_wait_for_speed_change()
885 tmp = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in imx6_pcie_start_link()
901 tmp = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in imx6_pcie_start_link()
910 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in imx6_pcie_start_link()
949 dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG0), in imx6_pcie_start_link()
950 dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG1)); in imx6_pcie_start_link()
H A Dpcie-designware.h454 static inline u32 dw_pcie_readl_dbi(struct dw_pcie *pci, u32 reg) in dw_pcie_readl_dbi() function
490 val = dw_pcie_readl_dbi(pci, reg); in dw_pcie_dbi_ro_wr_en()
501 val = dw_pcie_readl_dbi(pci, reg); in dw_pcie_dbi_ro_wr_dis()
527 val = dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG0); in dw_pcie_get_ltssm()
H A Dpcie-designware-host.c68 status = dw_pcie_readl_dbi(pci, PCIE_MSI_INTR0_STATUS + in dw_handle_msi_irq()
769 val = dw_pcie_readl_dbi(pci, PCI_INTERRUPT_LINE); in dw_pcie_setup_rc()
775 val = dw_pcie_readl_dbi(pci, PCI_PRIMARY_BUS); in dw_pcie_setup_rc()
781 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dw_pcie_setup_rc()
803 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in dw_pcie_setup_rc()
H A Dpcie-qcom-ep.c465 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in qcom_pcie_perst_deassert()
472 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in qcom_pcie_perst_deassert()
673 dstate = dw_pcie_readl_dbi(pci, DBI_CON_STATUS) & in qcom_pcie_ep_global_irq_thread()
H A Dpci-dra7xx.c211 val = dw_pcie_readl_dbi(pci, PCIE_MSI_INTR0_STATUS + in dra7xx_pcie_handle_msi()
875 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dra7xx_pcie_suspend()
892 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dra7xx_pcie_resume()
H A Dpci-layerscape-ep.c272 pcie->lnkcap = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in ls_pcie_ep_probe()
H A Dpcie-bt1.c292 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in bt1_pcie_start_link()
H A Dpcie-intel-gw.c97 return dw_pcie_readl_dbi(&pcie->pci, ofs); in pcie_rc_cfg_rd()

Completed in 29 milliseconds

12