Home
last modified time | relevance | path

Searched refs:UDCCR (Results 1 - 10 of 10) sorted by relevance

/kernel/linux/linux-5.10/drivers/usb/gadget/udc/
H A Dpxa27x_udc.c105 tmp = udc_readl(udc, UDCCR); in state_dbg_show()
192 tmp = i? udc_ep_readl(ep, UDCCR) : udc_readl(udc, UDCCR); in eps_dbg_show()
272 * - we rely on UDCCR register "active interface" and "active altsetting".
360 * udc_set_mask_UDCCR - set bits in UDCCR
362 * @mask: bits to set in UDCCR
364 * Sets bits in UDCCR, leaving DME and FST bits as they were.
368 u32 udccr = udc_readl(udc, UDCCR); in udc_set_mask_UDCCR()
369 udc_writel(udc, UDCCR, in udc_set_mask_UDCCR()
374 * udc_clear_mask_UDCCR - clears bits in UDCCR
[all...]
H A Dpxa25x_udc.c51 #define UDCCR 0x0000 /* UDC Control Register */ macro
346 /* The UDCCR reg contains mask and interrupt status bits,
353 u32 udccr = udc_get_reg(dev, UDCCR); in udc_set_mask_UDCCR()
355 udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) | (mask & UDCCR_MASK_BITS), UDCCR); in udc_set_mask_UDCCR()
360 u32 udccr = udc_get_reg(dev, UDCCR); in udc_clear_mask_UDCCR()
362 udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) & ~(mask & UDCCR_MASK_BITS), UDCCR); in udc_clear_mask_UDCCR() local
368 u32 udccr = udc_get_reg(dev, UDCCR) & UDCCR_MASK_BITS; in udc_ack_int_UDCCR()
370 udc_set_reg(dev, udccr | (mask & ~UDCCR_MASK_BITS), UDCCR); in udc_ack_int_UDCCR()
1259 tmp = udc_get_reg(dev, UDCCR); in udc_debug_show()
1427 if (!(udc_get_reg(dev, UDCCR) in udc_enable()
[all...]
H A Dpxa25x_udc.h166 u32 udccr = UDCCR; in dump_udccr()
H A Dpxa27x_udc.h22 #define UDCCR 0x0000 /* UDC Control Register */ macro
169 * UDCCR = UDC Endpoint Configuration Registers
333 * @udccr_value: save register of UDCCR for suspend/resume
/kernel/linux/linux-6.6/drivers/usb/gadget/udc/
H A Dpxa27x_udc.c105 tmp = udc_readl(udc, UDCCR); in state_dbg_show()
192 tmp = i? udc_ep_readl(ep, UDCCR) : udc_readl(udc, UDCCR); in eps_dbg_show()
270 * - we rely on UDCCR register "active interface" and "active altsetting".
358 * udc_set_mask_UDCCR - set bits in UDCCR
360 * @mask: bits to set in UDCCR
362 * Sets bits in UDCCR, leaving DME and FST bits as they were.
366 u32 udccr = udc_readl(udc, UDCCR); in udc_set_mask_UDCCR()
367 udc_writel(udc, UDCCR, in udc_set_mask_UDCCR()
372 * udc_clear_mask_UDCCR - clears bits in UDCCR
[all...]
H A Dpxa25x_udc.c47 #define UDCCR 0x0000 /* UDC Control Register */ macro
342 /* The UDCCR reg contains mask and interrupt status bits,
349 u32 udccr = udc_get_reg(dev, UDCCR); in udc_set_mask_UDCCR()
351 udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) | (mask & UDCCR_MASK_BITS), UDCCR); in udc_set_mask_UDCCR()
356 u32 udccr = udc_get_reg(dev, UDCCR); in udc_clear_mask_UDCCR()
358 udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) & ~(mask & UDCCR_MASK_BITS), UDCCR); in udc_clear_mask_UDCCR() local
364 u32 udccr = udc_get_reg(dev, UDCCR) & UDCCR_MASK_BITS; in udc_ack_int_UDCCR()
366 udc_set_reg(dev, udccr | (mask & ~UDCCR_MASK_BITS), UDCCR); in udc_ack_int_UDCCR()
1258 tmp = udc_get_reg(dev, UDCCR); in udc_debug_show()
1426 if (!(udc_get_reg(dev, UDCCR) in udc_enable()
[all...]
H A Dpxa25x_udc.h159 u32 udccr = UDCCR; in dump_udccr()
H A Dpxa27x_udc.h22 #define UDCCR 0x0000 /* UDC Control Register */ macro
169 * UDCCR = UDC Endpoint Configuration Registers
333 * @udccr_value: save register of UDCCR for suspend/resume
/kernel/linux/linux-5.10/arch/arm/mach-pxa/
H A Dpxa27x-udc.h9 #define UDCCR __REG(0x40600000) /* UDC Control Register */ macro
/kernel/linux/linux-6.6/arch/arm/mach-pxa/
H A Dpxa27x-udc.h11 #define UDCCR __REG(0x40600000) /* UDC Control Register */ macro

Completed in 13 milliseconds