Lines Matching refs:UDCCR
47 #define UDCCR 0x0000 /* UDC Control Register */
342 /* The UDCCR reg contains mask and interrupt status bits,
349 u32 udccr = udc_get_reg(dev, UDCCR);
351 udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) | (mask & UDCCR_MASK_BITS), UDCCR);
356 u32 udccr = udc_get_reg(dev, UDCCR);
358 udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) & ~(mask & UDCCR_MASK_BITS), UDCCR);
364 u32 udccr = udc_get_reg(dev, UDCCR) & UDCCR_MASK_BITS;
366 udc_set_reg(dev, udccr | (mask & ~UDCCR_MASK_BITS), UDCCR);
1258 tmp = udc_get_reg(dev, UDCCR);
1426 if (!(udc_get_reg(dev, UDCCR) & UDCCR_UDA))
1876 u32 udccr = udc_get_reg(dev, UDCCR);
1910 if ((udc_get_reg(dev, UDCCR) & UDCCR_UDA) == 0) {