Lines Matching refs:UDCCR
51 #define UDCCR 0x0000 /* UDC Control Register */
346 /* The UDCCR reg contains mask and interrupt status bits,
353 u32 udccr = udc_get_reg(dev, UDCCR);
355 udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) | (mask & UDCCR_MASK_BITS), UDCCR);
360 u32 udccr = udc_get_reg(dev, UDCCR);
362 udc_set_reg(dev, (udccr & UDCCR_MASK_BITS) & ~(mask & UDCCR_MASK_BITS), UDCCR);
368 u32 udccr = udc_get_reg(dev, UDCCR) & UDCCR_MASK_BITS;
370 udc_set_reg(dev, udccr | (mask & ~UDCCR_MASK_BITS), UDCCR);
1259 tmp = udc_get_reg(dev, UDCCR);
1427 if (!(udc_get_reg(dev, UDCCR) & UDCCR_UDA))
1914 u32 udccr = udc_get_reg(dev, UDCCR);
1948 if ((udc_get_reg(dev, UDCCR) & UDCCR_UDA) == 0) {