Home
last modified time | relevance | path

Searched refs:FPU_MVFR0_FPDivide_Pos (Results 1 - 7 of 7) sorted by relevance

/third_party/cmsis/CMSIS/Core/Include/
H A Dcore_cm4.h1372 #define FPU_MVFR0_FPDivide_Pos 16U /*!< MVFR0: Divide bits Position */ macro
1373 #define FPU_MVFR0_FPDivide_Msk (0xFUL << FPU_MVFR0_FPDivide_Pos) /*!< MVFR0: Divide bits Mask */
H A Dcore_cm35p.h1741 #define FPU_MVFR0_FPDivide_Pos 16U /*!< MVFR0: Divide bits Position */ macro
1742 #define FPU_MVFR0_FPDivide_Msk (0xFUL << FPU_MVFR0_FPDivide_Pos) /*!< MVFR0: Divide bits Mask */
H A Dcore_cm33.h1741 #define FPU_MVFR0_FPDivide_Pos 16U /*!< MVFR0: Divide bits Position */ macro
1742 #define FPU_MVFR0_FPDivide_Msk (0xFUL << FPU_MVFR0_FPDivide_Pos) /*!< MVFR0: Divide bits Mask */
H A Dcore_cm7.h1591 #define FPU_MVFR0_FPDivide_Pos 16U /*!< MVFR0: Divide bits Position */ macro
1592 #define FPU_MVFR0_FPDivide_Msk (0xFUL << FPU_MVFR0_FPDivide_Pos) /*!< MVFR0: Divide bits Mask */
H A Dcore_starmc1.h1835 #define FPU_MVFR0_FPDivide_Pos 16U /*!< MVFR0: Divide bits Position */ macro
1836 #define FPU_MVFR0_FPDivide_Msk (0xFUL << FPU_MVFR0_FPDivide_Pos) /*!< MVFR0: Divide bits Mask */
H A Dcore_cm85.h3220 #define FPU_MVFR0_FPDivide_Pos 16U /*!< MVFR0: Divide bits Position */ macro
3221 #define FPU_MVFR0_FPDivide_Msk (0xFUL << FPU_MVFR0_FPDivide_Pos) /*!< MVFR0: Divide bits Mask */
H A Dcore_cm55.h3196 #define FPU_MVFR0_FPDivide_Pos 16U /*!< MVFR0: Divide bits Position */ macro
3197 #define FPU_MVFR0_FPDivide_Msk (0xFUL << FPU_MVFR0_FPDivide_Pos) /*!< MVFR0: Divide bits Mask */

Completed in 77 milliseconds