include - OpenGrok history log for /kernel/linux/linux-5.10/drivers/gpu/drm/amd/include

Revision	Date	Author	Comments (<<< Hide modified files) (Show modified files >>>)
8c2ecf20	23-Oct-2024	openharmony_ci <120357966@qq.com>	!1647 master分支CVE同步 Merge pull request !1647 from wangxin/master amd_acpi.h amd_pcie.h amd_pcie_helpers.h amd_shared.h arct_ip_offset.h asic_reg/athub/athub_1_0_offset.h asic_reg/athub/athub_1_0_sh_mask.h asic_reg/athub/athub_2_0_0_default.h asic_reg/athub/athub_2_0_0_offset.h asic_reg/athub/athub_2_0_0_sh_mask.h asic_reg/athub/athub_2_1_0_offset.h asic_reg/athub/athub_2_1_0_sh_mask.h asic_reg/bif/bif_3_0_d.h asic_reg/bif/bif_3_0_sh_mask.h asic_reg/bif/bif_4_1_d.h asic_reg/bif/bif_4_1_sh_mask.h asic_reg/bif/bif_5_0_d.h asic_reg/bif/bif_5_0_enum.h asic_reg/bif/bif_5_0_sh_mask.h asic_reg/bif/bif_5_1_d.h asic_reg/bif/bif_5_1_enum.h asic_reg/bif/bif_5_1_sh_mask.h asic_reg/clk/clk_10_0_2_offset.h asic_reg/clk/clk_10_0_2_sh_mask.h asic_reg/clk/clk_11_0_0_offset.h asic_reg/clk/clk_11_0_0_sh_mask.h asic_reg/dce/dce_10_0_d.h asic_reg/dce/dce_10_0_enum.h asic_reg/dce/dce_10_0_sh_mask.h asic_reg/dce/dce_11_0_d.h asic_reg/dce/dce_11_0_enum.h asic_reg/dce/dce_11_0_sh_mask.h asic_reg/dce/dce_11_2_d.h asic_reg/dce/dce_11_2_enum.h asic_reg/dce/dce_11_2_sh_mask.h asic_reg/dce/dce_12_0_offset.h asic_reg/dce/dce_12_0_sh_mask.h asic_reg/dce/dce_6_0_d.h asic_reg/dce/dce_6_0_sh_mask.h asic_reg/dce/dce_8_0_d.h asic_reg/dce/dce_8_0_enum.h asic_reg/dce/dce_8_0_sh_mask.h asic_reg/dcn/dcn_1_0_offset.h asic_reg/dcn/dcn_1_0_sh_mask.h asic_reg/dcn/dcn_2_0_0_offset.h asic_reg/dcn/dcn_2_0_0_sh_mask.h asic_reg/dcn/dcn_2_1_0_offset.h asic_reg/dcn/dcn_2_1_0_sh_mask.h asic_reg/dcn/dcn_3_0_0_offset.h asic_reg/dcn/dcn_3_0_0_sh_mask.h asic_reg/dcn/dpcs_3_0_0_offset.h asic_reg/dcn/dpcs_3_0_0_sh_mask.h asic_reg/df/df_1_7_default.h asic_reg/df/df_1_7_offset.h asic_reg/df/df_1_7_sh_mask.h asic_reg/df/df_3_6_default.h asic_reg/df/df_3_6_offset.h asic_reg/df/df_3_6_sh_mask.h asic_reg/dpcs/dpcs_2_0_0_offset.h asic_reg/dpcs/dpcs_2_0_0_sh_mask.h asic_reg/dpcs/dpcs_2_1_0_offset.h asic_reg/dpcs/dpcs_2_1_0_sh_mask.h asic_reg/gc/gc_10_1_0_default.h asic_reg/gc/gc_10_1_0_offset.h asic_reg/gc/gc_10_1_0_sh_mask.h asic_reg/gc/gc_10_3_0_default.h asic_reg/gc/gc_10_3_0_offset.h asic_reg/gc/gc_10_3_0_sh_mask.h asic_reg/gc/gc_9_0_default.h asic_reg/gc/gc_9_0_offset.h asic_reg/gc/gc_9_0_sh_mask.h asic_reg/gc/gc_9_1_offset.h asic_reg/gc/gc_9_1_sh_mask.h asic_reg/gc/gc_9_2_1_offset.h asic_reg/gc/gc_9_2_1_sh_mask.h asic_reg/gc/gc_9_4_1_offset.h asic_reg/gc/gc_9_4_1_sh_mask.h asic_reg/gca/gfx_6_0_d.h asic_reg/gca/gfx_6_0_sh_mask.h asic_reg/gca/gfx_7_0_d.h asic_reg/gca/gfx_7_2_d.h asic_reg/gca/gfx_7_2_enum.h asic_reg/gca/gfx_7_2_sh_mask.h asic_reg/gca/gfx_8_0_d.h asic_reg/gca/gfx_8_0_enum.h asic_reg/gca/gfx_8_0_sh_mask.h asic_reg/gca/gfx_8_1_d.h asic_reg/gca/gfx_8_1_enum.h asic_reg/gca/gfx_8_1_sh_mask.h asic_reg/gmc/gmc_6_0_d.h asic_reg/gmc/gmc_6_0_sh_mask.h asic_reg/gmc/gmc_7_0_d.h asic_reg/gmc/gmc_7_0_sh_mask.h asic_reg/gmc/gmc_7_1_d.h asic_reg/gmc/gmc_7_1_sh_mask.h asic_reg/gmc/gmc_8_1_d.h asic_reg/gmc/gmc_8_1_enum.h asic_reg/gmc/gmc_8_1_sh_mask.h asic_reg/gmc/gmc_8_2_d.h asic_reg/gmc/gmc_8_2_enum.h asic_reg/gmc/gmc_8_2_sh_mask.h asic_reg/hdp/hdp_4_0_offset.h asic_reg/hdp/hdp_4_0_sh_mask.h asic_reg/hdp/hdp_5_0_0_offset.h asic_reg/hdp/hdp_5_0_0_sh_mask.h asic_reg/mmhub/mmhub_1_0_default.h asic_reg/mmhub/mmhub_1_0_offset.h asic_reg/mmhub/mmhub_1_0_sh_mask.h asic_reg/mmhub/mmhub_2_0_0_default.h asic_reg/mmhub/mmhub_2_0_0_offset.h asic_reg/mmhub/mmhub_2_0_0_sh_mask.h asic_reg/mmhub/mmhub_9_1_offset.h asic_reg/mmhub/mmhub_9_1_sh_mask.h asic_reg/mmhub/mmhub_9_3_0_offset.h asic_reg/mmhub/mmhub_9_3_0_sh_mask.h asic_reg/mmhub/mmhub_9_4_1_default.h asic_reg/mmhub/mmhub_9_4_1_offset.h asic_reg/mmhub/mmhub_9_4_1_sh_mask.h asic_reg/mp/mp_10_0_default.h asic_reg/mp/mp_10_0_offset.h asic_reg/mp/mp_10_0_sh_mask.h asic_reg/mp/mp_11_0_offset.h asic_reg/mp/mp_11_0_sh_mask.h asic_reg/mp/mp_12_0_0_offset.h asic_reg/mp/mp_12_0_0_sh_mask.h asic_reg/mp/mp_9_0_offset.h asic_reg/mp/mp_9_0_sh_mask.h asic_reg/nbif/nbif_6_1_offset.h asic_reg/nbif/nbif_6_1_sh_mask.h asic_reg/nbio/nbio_2_3_default.h asic_reg/nbio/nbio_2_3_offset.h asic_reg/nbio/nbio_2_3_sh_mask.h asic_reg/nbio/nbio_6_1_default.h asic_reg/nbio/nbio_6_1_offset.h asic_reg/nbio/nbio_6_1_sh_mask.h asic_reg/nbio/nbio_6_1_smn.h asic_reg/nbio/nbio_7_0_default.h asic_reg/nbio/nbio_7_0_offset.h asic_reg/nbio/nbio_7_0_sh_mask.h asic_reg/nbio/nbio_7_0_smn.h asic_reg/nbio/nbio_7_4_0_smn.h asic_reg/nbio/nbio_7_4_offset.h asic_reg/nbio/nbio_7_4_sh_mask.h asic_reg/oss/oss_1_0_d.h asic_reg/oss/oss_1_0_sh_mask.h asic_reg/oss/oss_2_0_d.h asic_reg/oss/oss_2_0_sh_mask.h asic_reg/oss/oss_2_4_d.h asic_reg/oss/oss_2_4_enum.h asic_reg/oss/oss_2_4_sh_mask.h asic_reg/oss/oss_3_0_1_d.h asic_reg/oss/oss_3_0_1_enum.h asic_reg/oss/oss_3_0_1_sh_mask.h asic_reg/oss/oss_3_0_d.h asic_reg/oss/oss_3_0_enum.h asic_reg/oss/oss_3_0_sh_mask.h asic_reg/oss/osssys_4_0_1_offset.h asic_reg/oss/osssys_4_0_1_sh_mask.h asic_reg/oss/osssys_4_0_offset.h asic_reg/oss/osssys_4_0_sh_mask.h asic_reg/oss/osssys_5_0_0_offset.h asic_reg/oss/osssys_5_0_0_sh_mask.h asic_reg/pwr/pwr_10_0_offset.h asic_reg/pwr/pwr_10_0_sh_mask.h asic_reg/rsmu/rsmu_0_0_2_offset.h asic_reg/rsmu/rsmu_0_0_2_sh_mask.h asic_reg/sdma0/sdma0_4_0_default.h asic_reg/sdma0/sdma0_4_0_offset.h asic_reg/sdma0/sdma0_4_0_sh_mask.h asic_reg/sdma0/sdma0_4_1_default.h asic_reg/sdma0/sdma0_4_1_offset.h asic_reg/sdma0/sdma0_4_1_sh_mask.h asic_reg/sdma0/sdma0_4_2_2_offset.h asic_reg/sdma0/sdma0_4_2_2_sh_mask.h asic_reg/sdma0/sdma0_4_2_offset.h asic_reg/sdma0/sdma0_4_2_sh_mask.h asic_reg/sdma1/sdma1_4_0_default.h asic_reg/sdma1/sdma1_4_0_offset.h asic_reg/sdma1/sdma1_4_0_sh_mask.h asic_reg/sdma1/sdma1_4_2_2_offset.h asic_reg/sdma1/sdma1_4_2_2_sh_mask.h asic_reg/sdma1/sdma1_4_2_offset.h asic_reg/sdma1/sdma1_4_2_sh_mask.h asic_reg/sdma2/sdma2_4_2_2_offset.h asic_reg/sdma2/sdma2_4_2_2_sh_mask.h asic_reg/sdma3/sdma3_4_2_2_offset.h asic_reg/sdma3/sdma3_4_2_2_sh_mask.h asic_reg/sdma4/sdma4_4_2_2_offset.h asic_reg/sdma4/sdma4_4_2_2_sh_mask.h asic_reg/sdma5/sdma5_4_2_2_offset.h asic_reg/sdma5/sdma5_4_2_2_sh_mask.h asic_reg/sdma6/sdma6_4_2_2_offset.h asic_reg/sdma6/sdma6_4_2_2_sh_mask.h asic_reg/sdma7/sdma7_4_2_2_offset.h asic_reg/sdma7/sdma7_4_2_2_sh_mask.h asic_reg/smu/smu_6_0_d.h asic_reg/smu/smu_6_0_sh_mask.h asic_reg/smu/smu_7_0_0_d.h asic_reg/smu/smu_7_0_0_sh_mask.h asic_reg/smu/smu_7_0_1_d.h asic_reg/smu/smu_7_0_1_sh_mask.h asic_reg/smu/smu_7_1_0_d.h asic_reg/smu/smu_7_1_0_enum.h asic_reg/smu/smu_7_1_0_sh_mask.h asic_reg/smu/smu_7_1_1_d.h asic_reg/smu/smu_7_1_1_enum.h asic_reg/smu/smu_7_1_1_sh_mask.h asic_reg/smu/smu_7_1_2_d.h asic_reg/smu/smu_7_1_2_enum.h asic_reg/smu/smu_7_1_2_sh_mask.h asic_reg/smu/smu_7_1_3_d.h asic_reg/smu/smu_7_1_3_enum.h asic_reg/smu/smu_7_1_3_sh_mask.h asic_reg/smu/smu_8_0_d.h asic_reg/smu/smu_8_0_enum.h asic_reg/smu/smu_8_0_sh_mask.h asic_reg/smuio/smuio_11_0_0_offset.h asic_reg/smuio/smuio_11_0_0_sh_mask.h asic_reg/smuio/smuio_12_0_0_offset.h asic_reg/smuio/smuio_12_0_0_sh_mask.h asic_reg/smuio/smuio_9_0_offset.h asic_reg/smuio/smuio_9_0_sh_mask.h asic_reg/thm/thm_10_0_default.h asic_reg/thm/thm_10_0_offset.h asic_reg/thm/thm_10_0_sh_mask.h asic_reg/thm/thm_11_0_2_offset.h asic_reg/thm/thm_11_0_2_sh_mask.h asic_reg/thm/thm_9_0_default.h asic_reg/thm/thm_9_0_offset.h asic_reg/thm/thm_9_0_sh_mask.h asic_reg/umc/umc_6_0_default.h asic_reg/umc/umc_6_0_offset.h asic_reg/umc/umc_6_0_sh_mask.h asic_reg/umc/umc_6_1_1_offset.h asic_reg/umc/umc_6_1_1_sh_mask.h asic_reg/umc/umc_6_1_2_offset.h asic_reg/umc/umc_6_1_2_sh_mask.h asic_reg/umc/umc_8_7_0_offset.h asic_reg/umc/umc_8_7_0_sh_mask.h asic_reg/uvd/uvd_3_1_d.h asic_reg/uvd/uvd_3_1_sh_mask.h asic_reg/uvd/uvd_4_0_d.h asic_reg/uvd/uvd_4_0_sh_mask.h asic_reg/uvd/uvd_4_2_d.h asic_reg/uvd/uvd_4_2_sh_mask.h asic_reg/uvd/uvd_5_0_d.h asic_reg/uvd/uvd_5_0_enum.h asic_reg/uvd/uvd_5_0_sh_mask.h asic_reg/uvd/uvd_6_0_d.h asic_reg/uvd/uvd_6_0_enum.h asic_reg/uvd/uvd_6_0_sh_mask.h asic_reg/uvd/uvd_7_0_offset.h asic_reg/uvd/uvd_7_0_sh_mask.h asic_reg/vce/vce_1_0_d.h asic_reg/vce/vce_1_0_sh_mask.h asic_reg/vce/vce_2_0_d.h asic_reg/vce/vce_2_0_sh_mask.h asic_reg/vce/vce_3_0_d.h asic_reg/vce/vce_3_0_sh_mask.h asic_reg/vce/vce_4_0_default.h asic_reg/vce/vce_4_0_offset.h asic_reg/vce/vce_4_0_sh_mask.h asic_reg/vcn/vcn_1_0_offset.h asic_reg/vcn/vcn_1_0_sh_mask.h asic_reg/vcn/vcn_2_0_0_offset.h asic_reg/vcn/vcn_2_0_0_sh_mask.h asic_reg/vcn/vcn_2_5_offset.h asic_reg/vcn/vcn_2_5_sh_mask.h asic_reg/vcn/vcn_3_0_0_offset.h asic_reg/vcn/vcn_3_0_0_sh_mask.h asic_reg/wafl/wafl2_4_0_0_sh_mask.h asic_reg/wafl/wafl2_4_0_0_smn.h asic_reg/xgmi/xgmi_4_0_0_sh_mask.h asic_reg/xgmi/xgmi_4_0_0_smn.h atom-bits.h atom-names.h atom-types.h atombios.h atomfirmware.h atomfirmwareid.h cgs_common.h cik_structs.h discovery.h displayobject.h dm_pp_interface.h ivsrcid/dcn/irqsrcs_dcn_1_0.h ivsrcid/gfx/irqsrcs_gfx_10_1.h ivsrcid/gfx/irqsrcs_gfx_9_0.h ivsrcid/ivsrcid_vislands30.h ivsrcid/nbio/irqsrcs_nbif_7_4.h ivsrcid/sdma0/irqsrcs_sdma0_4_0.h ivsrcid/sdma0/irqsrcs_sdma0_5_0.h ivsrcid/sdma1/irqsrcs_sdma1_4_0.h ivsrcid/sdma1/irqsrcs_sdma1_5_0.h ivsrcid/sdma2/irqsrcs_sdma2_5_0.h ivsrcid/sdma3/irqsrcs_sdma3_5_0.h ivsrcid/smuio/irqsrcs_smuio_9_0.h ivsrcid/thm/irqsrcs_thm_9_0.h ivsrcid/uvd/irqsrcs_uvd_7_0.h ivsrcid/vce/irqsrcs_vce_4_0.h ivsrcid/vcn/irqsrcs_vcn_1_0.h ivsrcid/vcn/irqsrcs_vcn_2_0.h ivsrcid/vmc/irqsrcs_vmc_1_0.h kgd_kfd_interface.h kgd_pp_interface.h navi10_enum.h navi10_ip_offset.h navi12_ip_offset.h navi14_ip_offset.h pptable.h renoir_ip_offset.h sienna_cichlid_ip_offset.h soc15_hw_ip.h soc15_ih_clientid.h v10_structs.h v9_structs.h vega10_enum.h vega10_ip_offset.h vega20_ip_offset.h vi_structs.h