162306a36Sopenharmony_ciNOTE:
262306a36Sopenharmony_ciThis is a version of Documentation/memory-barriers.txt translated into Korean.
362306a36Sopenharmony_ciThis document is maintained by SeongJae Park <sj@kernel.org>.
462306a36Sopenharmony_ciIf you find any difference between this document and the original file or
562306a36Sopenharmony_cia problem with the translation, please contact the maintainer of this file.
662306a36Sopenharmony_ci
762306a36Sopenharmony_ciPlease also note that the purpose of this file is to be easier to
862306a36Sopenharmony_ciread for non English (read: Korean) speakers and is not intended as
962306a36Sopenharmony_cia fork.  So if you have any comments or updates for this file please
1062306a36Sopenharmony_ciupdate the original English file first.  The English version is
1162306a36Sopenharmony_cidefinitive, and readers should look there if they have any doubt.
1262306a36Sopenharmony_ci
1362306a36Sopenharmony_ci=================================
1462306a36Sopenharmony_ci이 문서는
1562306a36Sopenharmony_ciDocumentation/memory-barriers.txt
1662306a36Sopenharmony_ci의 한글 번역입니다.
1762306a36Sopenharmony_ci
1862306a36Sopenharmony_ci역자: 박성재 <sj@kernel.org>
1962306a36Sopenharmony_ci=================================
2062306a36Sopenharmony_ci
2162306a36Sopenharmony_ci
2262306a36Sopenharmony_ci			 =========================
2362306a36Sopenharmony_ci			 리눅스 커널 메모리 배리어
2462306a36Sopenharmony_ci			 =========================
2562306a36Sopenharmony_ci
2662306a36Sopenharmony_ci저자: David Howells <dhowells@redhat.com>
2762306a36Sopenharmony_ci      Paul E. McKenney <paulmck@linux.ibm.com>
2862306a36Sopenharmony_ci      Will Deacon <will.deacon@arm.com>
2962306a36Sopenharmony_ci      Peter Zijlstra <peterz@infradead.org>
3062306a36Sopenharmony_ci
3162306a36Sopenharmony_ci========
3262306a36Sopenharmony_ci면책조항
3362306a36Sopenharmony_ci========
3462306a36Sopenharmony_ci
3562306a36Sopenharmony_ci이 문서는 명세서가 아닙니다; 이 문서는 완벽하지 않은데, 간결성을 위해 의도된
3662306a36Sopenharmony_ci부분도 있고, 의도하진 않았지만 사람에 의해 쓰였다보니 불완전한 부분도 있습니다.
3762306a36Sopenharmony_ci이 문서는 리눅스에서 제공하는 다양한 메모리 배리어들을 사용하기 위한
3862306a36Sopenharmony_ci안내서입니다만, 뭔가 이상하다 싶으면 (그런게 많을 겁니다) 질문을 부탁드립니다.
3962306a36Sopenharmony_ci일부 이상한 점들은 공식적인 메모리 일관성 모델과 tools/memory-model/ 에 있는
4062306a36Sopenharmony_ci관련 문서를 참고해서 해결될 수 있을 겁니다.  그러나, 이 메모리 모델조차도 그
4162306a36Sopenharmony_ci관리자들의 의견의 집합으로 봐야지, 절대 옳은 예언자로 신봉해선 안될 겁니다.
4262306a36Sopenharmony_ci
4362306a36Sopenharmony_ci다시 말하지만, 이 문서는 리눅스가 하드웨어에 기대하는 사항에 대한 명세서가
4462306a36Sopenharmony_ci아닙니다.
4562306a36Sopenharmony_ci
4662306a36Sopenharmony_ci이 문서의 목적은 두가지입니다:
4762306a36Sopenharmony_ci
4862306a36Sopenharmony_ci (1) 어떤 특정 배리어에 대해 기대할 수 있는 최소한의 기능을 명세하기 위해서,
4962306a36Sopenharmony_ci     그리고
5062306a36Sopenharmony_ci
5162306a36Sopenharmony_ci (2) 사용 가능한 배리어들에 대해 어떻게 사용해야 하는지에 대한 안내를 제공하기
5262306a36Sopenharmony_ci     위해서.
5362306a36Sopenharmony_ci
5462306a36Sopenharmony_ci어떤 아키텍쳐는 특정한 배리어들에 대해서는 여기서 이야기하는 최소한의
5562306a36Sopenharmony_ci요구사항들보다 많은 기능을 제공할 수도 있습니다만, 여기서 이야기하는
5662306a36Sopenharmony_ci요구사항들을 충족하지 않는 아키텍쳐가 있다면 그 아키텍쳐가 잘못된 것이란 점을
5762306a36Sopenharmony_ci알아두시기 바랍니다.
5862306a36Sopenharmony_ci
5962306a36Sopenharmony_ci또한, 특정 아키텍쳐에서 일부 배리어는 해당 아키텍쳐의 특수한 동작 방식으로 인해
6062306a36Sopenharmony_ci해당 배리어의 명시적 사용이 불필요해서 no-op 이 될수도 있음을 알아두시기
6162306a36Sopenharmony_ci바랍니다.
6262306a36Sopenharmony_ci
6362306a36Sopenharmony_ci역자: 본 번역 역시 완벽하지 않은데, 이 역시 부분적으로는 의도된 것이기도
6462306a36Sopenharmony_ci합니다.  여타 기술 문서들이 그렇듯 완벽한 이해를 위해서는 번역문과 원문을 함께
6562306a36Sopenharmony_ci읽으시되 번역문을 하나의 가이드로 활용하시길 추천드리며, 발견되는 오역 등에
6662306a36Sopenharmony_ci대해서는 언제든 의견을 부탁드립니다.  과한 번역으로 인한 오해를 최소화하기 위해
6762306a36Sopenharmony_ci애매한 부분이 있을 경우에는 어색함이 있더라도 원래의 용어를 차용합니다.
6862306a36Sopenharmony_ci
6962306a36Sopenharmony_ci
7062306a36Sopenharmony_ci=====
7162306a36Sopenharmony_ci목차:
7262306a36Sopenharmony_ci=====
7362306a36Sopenharmony_ci
7462306a36Sopenharmony_ci (*) 추상 메모리 액세스 모델.
7562306a36Sopenharmony_ci
7662306a36Sopenharmony_ci     - 디바이스 오퍼레이션.
7762306a36Sopenharmony_ci     - 보장사항.
7862306a36Sopenharmony_ci
7962306a36Sopenharmony_ci (*) 메모리 배리어란 무엇인가?
8062306a36Sopenharmony_ci
8162306a36Sopenharmony_ci     - 메모리 배리어의 종류.
8262306a36Sopenharmony_ci     - 메모리 배리어에 대해 가정해선 안될 것.
8362306a36Sopenharmony_ci     - 주소 데이터 의존성 배리어 (역사적).
8462306a36Sopenharmony_ci     - 컨트롤 의존성.
8562306a36Sopenharmony_ci     - SMP 배리어 짝맞추기.
8662306a36Sopenharmony_ci     - 메모리 배리어 시퀀스의 예.
8762306a36Sopenharmony_ci     - 읽기 메모리 배리어 vs 로드 예측.
8862306a36Sopenharmony_ci     - Multicopy 원자성.
8962306a36Sopenharmony_ci
9062306a36Sopenharmony_ci (*) 명시적 커널 배리어.
9162306a36Sopenharmony_ci
9262306a36Sopenharmony_ci     - 컴파일러 배리어.
9362306a36Sopenharmony_ci     - CPU 메모리 배리어.
9462306a36Sopenharmony_ci
9562306a36Sopenharmony_ci (*) 암묵적 커널 메모리 배리어.
9662306a36Sopenharmony_ci
9762306a36Sopenharmony_ci     - 락 Acquisition 함수.
9862306a36Sopenharmony_ci     - 인터럽트 비활성화 함수.
9962306a36Sopenharmony_ci     - 슬립과 웨이크업 함수.
10062306a36Sopenharmony_ci     - 그외의 함수들.
10162306a36Sopenharmony_ci
10262306a36Sopenharmony_ci (*) CPU 간 ACQUIRING 배리어의 효과.
10362306a36Sopenharmony_ci
10462306a36Sopenharmony_ci     - Acquire vs 메모리 액세스.
10562306a36Sopenharmony_ci
10662306a36Sopenharmony_ci (*) 메모리 배리어가 필요한 곳
10762306a36Sopenharmony_ci
10862306a36Sopenharmony_ci     - 프로세서간 상호 작용.
10962306a36Sopenharmony_ci     - 어토믹 오퍼레이션.
11062306a36Sopenharmony_ci     - 디바이스 액세스.
11162306a36Sopenharmony_ci     - 인터럽트.
11262306a36Sopenharmony_ci
11362306a36Sopenharmony_ci (*) 커널 I/O 배리어의 효과.
11462306a36Sopenharmony_ci
11562306a36Sopenharmony_ci (*) 가정되는 가장 완화된 실행 순서 모델.
11662306a36Sopenharmony_ci
11762306a36Sopenharmony_ci (*) CPU 캐시의 영향.
11862306a36Sopenharmony_ci
11962306a36Sopenharmony_ci     - 캐시 일관성.
12062306a36Sopenharmony_ci     - 캐시 일관성 vs DMA.
12162306a36Sopenharmony_ci     - 캐시 일관성 vs MMIO.
12262306a36Sopenharmony_ci
12362306a36Sopenharmony_ci (*) CPU 들이 저지르는 일들.
12462306a36Sopenharmony_ci
12562306a36Sopenharmony_ci     - 그리고, Alpha 가 있다.
12662306a36Sopenharmony_ci     - 가상 머신 게스트.
12762306a36Sopenharmony_ci
12862306a36Sopenharmony_ci (*) 사용 예.
12962306a36Sopenharmony_ci
13062306a36Sopenharmony_ci     - 순환식 버퍼.
13162306a36Sopenharmony_ci
13262306a36Sopenharmony_ci (*) 참고 문헌.
13362306a36Sopenharmony_ci
13462306a36Sopenharmony_ci
13562306a36Sopenharmony_ci=======================
13662306a36Sopenharmony_ci추상 메모리 액세스 모델
13762306a36Sopenharmony_ci=======================
13862306a36Sopenharmony_ci
13962306a36Sopenharmony_ci다음과 같이 추상화된 시스템 모델을 생각해 봅시다:
14062306a36Sopenharmony_ci
14162306a36Sopenharmony_ci		            :                :
14262306a36Sopenharmony_ci		            :                :
14362306a36Sopenharmony_ci		            :                :
14462306a36Sopenharmony_ci		+-------+   :   +--------+   :   +-------+
14562306a36Sopenharmony_ci		|       |   :   |        |   :   |       |
14662306a36Sopenharmony_ci		|       |   :   |        |   :   |       |
14762306a36Sopenharmony_ci		| CPU 1 |<----->| Memory |<----->| CPU 2 |
14862306a36Sopenharmony_ci		|       |   :   |        |   :   |       |
14962306a36Sopenharmony_ci		|       |   :   |        |   :   |       |
15062306a36Sopenharmony_ci		+-------+   :   +--------+   :   +-------+
15162306a36Sopenharmony_ci		    ^       :       ^        :       ^
15262306a36Sopenharmony_ci		    |       :       |        :       |
15362306a36Sopenharmony_ci		    |       :       |        :       |
15462306a36Sopenharmony_ci		    |       :       v        :       |
15562306a36Sopenharmony_ci		    |       :   +--------+   :       |
15662306a36Sopenharmony_ci		    |       :   |        |   :       |
15762306a36Sopenharmony_ci		    |       :   |        |   :       |
15862306a36Sopenharmony_ci		    +---------->| Device |<----------+
15962306a36Sopenharmony_ci		            :   |        |   :
16062306a36Sopenharmony_ci		            :   |        |   :
16162306a36Sopenharmony_ci		            :   +--------+   :
16262306a36Sopenharmony_ci		            :                :
16362306a36Sopenharmony_ci
16462306a36Sopenharmony_ci프로그램은 여러 메모리 액세스 오퍼레이션을 발생시키고, 각각의 CPU 는 그런
16562306a36Sopenharmony_ci프로그램들을 실행합니다.  추상화된 CPU 모델에서 메모리 오퍼레이션들의 순서는
16662306a36Sopenharmony_ci매우 완화되어 있고, CPU 는 프로그램이 인과관계를 어기지 않는 상태로 관리된다고
16762306a36Sopenharmony_ci보일 수만 있다면 메모리 오퍼레이션을 자신이 원하는 어떤 순서대로든 재배치해
16862306a36Sopenharmony_ci동작시킬 수 있습니다.  비슷하게, 컴파일러 또한 프로그램의 정상적 동작을 해치지
16962306a36Sopenharmony_ci않는 한도 내에서는 어떤 순서로든 자신이 원하는 대로 인스트럭션을 재배치 할 수
17062306a36Sopenharmony_ci있습니다.
17162306a36Sopenharmony_ci
17262306a36Sopenharmony_ci따라서 위의 다이어그램에서 한 CPU가 동작시키는 메모리 오퍼레이션이 만들어내는
17362306a36Sopenharmony_ci변화는 해당 오퍼레이션이 CPU 와 시스템의 다른 부분들 사이의 인터페이스(점선)를
17462306a36Sopenharmony_ci지나가면서 시스템의 나머지 부분들에 인지됩니다.
17562306a36Sopenharmony_ci
17662306a36Sopenharmony_ci
17762306a36Sopenharmony_ci예를 들어, 다음의 일련의 이벤트들을 생각해 봅시다:
17862306a36Sopenharmony_ci
17962306a36Sopenharmony_ci	CPU 1		CPU 2
18062306a36Sopenharmony_ci	===============	===============
18162306a36Sopenharmony_ci	{ A == 1; B == 2 }
18262306a36Sopenharmony_ci	A = 3;		x = B;
18362306a36Sopenharmony_ci	B = 4;		y = A;
18462306a36Sopenharmony_ci
18562306a36Sopenharmony_ci다이어그램의 가운데에 위치한 메모리 시스템에 보여지게 되는 액세스들은 다음의 총
18662306a36Sopenharmony_ci24개의 조합으로 재구성될 수 있습니다:
18762306a36Sopenharmony_ci
18862306a36Sopenharmony_ci	STORE A=3,	STORE B=4,	y=LOAD A->3,	x=LOAD B->4
18962306a36Sopenharmony_ci	STORE A=3,	STORE B=4,	x=LOAD B->4,	y=LOAD A->3
19062306a36Sopenharmony_ci	STORE A=3,	y=LOAD A->3,	STORE B=4,	x=LOAD B->4
19162306a36Sopenharmony_ci	STORE A=3,	y=LOAD A->3,	x=LOAD B->2,	STORE B=4
19262306a36Sopenharmony_ci	STORE A=3,	x=LOAD B->2,	STORE B=4,	y=LOAD A->3
19362306a36Sopenharmony_ci	STORE A=3,	x=LOAD B->2,	y=LOAD A->3,	STORE B=4
19462306a36Sopenharmony_ci	STORE B=4,	STORE A=3,	y=LOAD A->3,	x=LOAD B->4
19562306a36Sopenharmony_ci	STORE B=4, ...
19662306a36Sopenharmony_ci	...
19762306a36Sopenharmony_ci
19862306a36Sopenharmony_ci따라서 다음의 네가지 조합의 값들이 나올 수 있습니다:
19962306a36Sopenharmony_ci
20062306a36Sopenharmony_ci	x == 2, y == 1
20162306a36Sopenharmony_ci	x == 2, y == 3
20262306a36Sopenharmony_ci	x == 4, y == 1
20362306a36Sopenharmony_ci	x == 4, y == 3
20462306a36Sopenharmony_ci
20562306a36Sopenharmony_ci
20662306a36Sopenharmony_ci한발 더 나아가서, 한 CPU 가 메모리 시스템에 반영한 스토어 오퍼레이션들의 결과는
20762306a36Sopenharmony_ci다른 CPU 에서의 로드 오퍼레이션을 통해 인지되는데, 이 때 스토어가 반영된 순서와
20862306a36Sopenharmony_ci다른 순서로 인지될 수도 있습니다.
20962306a36Sopenharmony_ci
21062306a36Sopenharmony_ci
21162306a36Sopenharmony_ci예로, 아래의 일련의 이벤트들을 생각해 봅시다:
21262306a36Sopenharmony_ci
21362306a36Sopenharmony_ci	CPU 1		CPU 2
21462306a36Sopenharmony_ci	===============	===============
21562306a36Sopenharmony_ci	{ A == 1, B == 2, C == 3, P == &A, Q == &C }
21662306a36Sopenharmony_ci	B = 4;		Q = P;
21762306a36Sopenharmony_ci	P = &B		D = *Q;
21862306a36Sopenharmony_ci
21962306a36Sopenharmony_ciD 로 읽혀지는 값은 CPU 2 에서 P 로부터 읽혀진 주소값에 의존적이기 때문에 여기엔
22062306a36Sopenharmony_ci분명한 주소 의존성이 있습니다.  하지만 이 이벤트들의 실행 결과로는 아래의
22162306a36Sopenharmony_ci결과들이 모두 나타날 수 있습니다:
22262306a36Sopenharmony_ci
22362306a36Sopenharmony_ci	(Q == &A) and (D == 1)
22462306a36Sopenharmony_ci	(Q == &B) and (D == 2)
22562306a36Sopenharmony_ci	(Q == &B) and (D == 4)
22662306a36Sopenharmony_ci
22762306a36Sopenharmony_ciCPU 2 는 *Q 의 로드를 요청하기 전에 P 를 Q 에 넣기 때문에 D 에 C 를 집어넣는
22862306a36Sopenharmony_ci일은 없음을 알아두세요.
22962306a36Sopenharmony_ci
23062306a36Sopenharmony_ci
23162306a36Sopenharmony_ci디바이스 오퍼레이션
23262306a36Sopenharmony_ci-------------------
23362306a36Sopenharmony_ci
23462306a36Sopenharmony_ci일부 디바이스는 자신의 컨트롤 인터페이스를 메모리의 특정 영역으로 매핑해서
23562306a36Sopenharmony_ci제공하는데(Memory mapped I/O), 해당 컨트롤 레지스터에 접근하는 순서는 매우
23662306a36Sopenharmony_ci중요합니다.  예를 들어, 어드레스 포트 레지스터 (A) 와 데이터 포트 레지스터 (D)
23762306a36Sopenharmony_ci를 통해 접근되는 내부 레지스터 집합을 갖는 이더넷 카드를 생각해 봅시다.  내부의
23862306a36Sopenharmony_ci5번 레지스터를 읽기 위해 다음의 코드가 사용될 수 있습니다:
23962306a36Sopenharmony_ci
24062306a36Sopenharmony_ci	*A = 5;
24162306a36Sopenharmony_ci	x = *D;
24262306a36Sopenharmony_ci
24362306a36Sopenharmony_ci하지만, 이건 다음의 두 조합 중 하나로 만들어질 수 있습니다:
24462306a36Sopenharmony_ci
24562306a36Sopenharmony_ci	STORE *A = 5, x = LOAD *D
24662306a36Sopenharmony_ci	x = LOAD *D, STORE *A = 5
24762306a36Sopenharmony_ci
24862306a36Sopenharmony_ci두번째 조합은 데이터를 읽어온 _후에_ 주소를 설정하므로, 오동작을 일으킬 겁니다.
24962306a36Sopenharmony_ci
25062306a36Sopenharmony_ci
25162306a36Sopenharmony_ci보장사항
25262306a36Sopenharmony_ci--------
25362306a36Sopenharmony_ci
25462306a36Sopenharmony_ciCPU 에게 기대할 수 있는 최소한의 보장사항 몇가지가 있습니다:
25562306a36Sopenharmony_ci
25662306a36Sopenharmony_ci (*) 어떤 CPU 든, 의존성이 존재하는 메모리 액세스들은 해당 CPU 자신에게
25762306a36Sopenharmony_ci     있어서는 순서대로 메모리 시스템에 수행 요청됩니다. 즉, 다음에 대해서:
25862306a36Sopenharmony_ci
25962306a36Sopenharmony_ci	Q = READ_ONCE(P); D = READ_ONCE(*Q);
26062306a36Sopenharmony_ci
26162306a36Sopenharmony_ci     CPU 는 다음과 같은 메모리 오퍼레이션 시퀀스를 수행 요청합니다:
26262306a36Sopenharmony_ci
26362306a36Sopenharmony_ci	Q = LOAD P, D = LOAD *Q
26462306a36Sopenharmony_ci
26562306a36Sopenharmony_ci     그리고 그 시퀀스 내에서의 순서는 항상 지켜집니다.  하지만, DEC Alpha 에서
26662306a36Sopenharmony_ci     READ_ONCE() 는 메모리 배리어 명령도 내게 되어 있어서, DEC Alpha CPU 는
26762306a36Sopenharmony_ci     다음과 같은 메모리 오퍼레이션들을 내놓게 됩니다:
26862306a36Sopenharmony_ci
26962306a36Sopenharmony_ci	Q = LOAD P, MEMORY_BARRIER, D = LOAD *Q, MEMORY_BARRIER
27062306a36Sopenharmony_ci
27162306a36Sopenharmony_ci     DEC Alpha 에서 수행되든 아니든, READ_ONCE() 는 컴파일러로부터의 악영향
27262306a36Sopenharmony_ci     또한 제거합니다.
27362306a36Sopenharmony_ci
27462306a36Sopenharmony_ci (*) 특정 CPU 내에서 겹치는 영역의 메모리에 행해지는 로드와 스토어 들은 해당
27562306a36Sopenharmony_ci     CPU 안에서는 순서가 바뀌지 않은 것으로 보여집니다.  즉, 다음에 대해서:
27662306a36Sopenharmony_ci
27762306a36Sopenharmony_ci	a = READ_ONCE(*X); WRITE_ONCE(*X, b);
27862306a36Sopenharmony_ci
27962306a36Sopenharmony_ci     CPU 는 다음의 메모리 오퍼레이션 시퀀스만을 메모리에 요청할 겁니다:
28062306a36Sopenharmony_ci
28162306a36Sopenharmony_ci	a = LOAD *X, STORE *X = b
28262306a36Sopenharmony_ci
28362306a36Sopenharmony_ci     그리고 다음에 대해서는:
28462306a36Sopenharmony_ci
28562306a36Sopenharmony_ci	WRITE_ONCE(*X, c); d = READ_ONCE(*X);
28662306a36Sopenharmony_ci
28762306a36Sopenharmony_ci     CPU 는 다음의 수행 요청만을 만들어 냅니다:
28862306a36Sopenharmony_ci
28962306a36Sopenharmony_ci	STORE *X = c, d = LOAD *X
29062306a36Sopenharmony_ci
29162306a36Sopenharmony_ci     (로드 오퍼레이션과 스토어 오퍼레이션이 겹치는 메모리 영역에 대해
29262306a36Sopenharmony_ci     수행된다면 해당 오퍼레이션들은 겹친다고 표현됩니다).
29362306a36Sopenharmony_ci
29462306a36Sopenharmony_ci그리고 _반드시_ 또는 _절대로_ 가정하거나 가정하지 말아야 하는 것들이 있습니다:
29562306a36Sopenharmony_ci
29662306a36Sopenharmony_ci (*) 컴파일러가 READ_ONCE() 나 WRITE_ONCE() 로 보호되지 않은 메모리 액세스를
29762306a36Sopenharmony_ci     당신이 원하는 대로 할 것이라는 가정은 _절대로_ 해선 안됩니다.  그것들이
29862306a36Sopenharmony_ci     없다면, 컴파일러는 컴파일러 배리어 섹션에서 다루게 될, 모든 "창의적인"
29962306a36Sopenharmony_ci     변경들을 만들어낼 권한을 갖게 됩니다.
30062306a36Sopenharmony_ci
30162306a36Sopenharmony_ci (*) 개별적인 로드와 스토어들이 주어진 순서대로 요청될 것이라는 가정은 _절대로_
30262306a36Sopenharmony_ci     하지 말아야 합니다.  이 말은 곧:
30362306a36Sopenharmony_ci
30462306a36Sopenharmony_ci	X = *A; Y = *B; *D = Z;
30562306a36Sopenharmony_ci
30662306a36Sopenharmony_ci     는 다음의 것들 중 어느 것으로든 만들어질 수 있다는 의미입니다:
30762306a36Sopenharmony_ci
30862306a36Sopenharmony_ci	X = LOAD *A,  Y = LOAD *B,  STORE *D = Z
30962306a36Sopenharmony_ci	X = LOAD *A,  STORE *D = Z, Y = LOAD *B
31062306a36Sopenharmony_ci	Y = LOAD *B,  X = LOAD *A,  STORE *D = Z
31162306a36Sopenharmony_ci	Y = LOAD *B,  STORE *D = Z, X = LOAD *A
31262306a36Sopenharmony_ci	STORE *D = Z, X = LOAD *A,  Y = LOAD *B
31362306a36Sopenharmony_ci	STORE *D = Z, Y = LOAD *B,  X = LOAD *A
31462306a36Sopenharmony_ci
31562306a36Sopenharmony_ci (*) 겹치는 메모리 액세스들은 합쳐지거나 버려질 수 있음을 _반드시_ 가정해야
31662306a36Sopenharmony_ci     합니다.  다음의 코드는:
31762306a36Sopenharmony_ci
31862306a36Sopenharmony_ci	X = *A; Y = *(A + 4);
31962306a36Sopenharmony_ci
32062306a36Sopenharmony_ci     다음의 것들 중 뭐든 될 수 있습니다:
32162306a36Sopenharmony_ci
32262306a36Sopenharmony_ci	X = LOAD *A; Y = LOAD *(A + 4);
32362306a36Sopenharmony_ci	Y = LOAD *(A + 4); X = LOAD *A;
32462306a36Sopenharmony_ci	{X, Y} = LOAD {*A, *(A + 4) };
32562306a36Sopenharmony_ci
32662306a36Sopenharmony_ci     그리고:
32762306a36Sopenharmony_ci
32862306a36Sopenharmony_ci	*A = X; *(A + 4) = Y;
32962306a36Sopenharmony_ci
33062306a36Sopenharmony_ci     는 다음 중 뭐든 될 수 있습니다:
33162306a36Sopenharmony_ci
33262306a36Sopenharmony_ci	STORE *A = X; STORE *(A + 4) = Y;
33362306a36Sopenharmony_ci	STORE *(A + 4) = Y; STORE *A = X;
33462306a36Sopenharmony_ci	STORE {*A, *(A + 4) } = {X, Y};
33562306a36Sopenharmony_ci
33662306a36Sopenharmony_ci그리고 보장사항에 반대되는 것들(anti-guarantees)이 있습니다:
33762306a36Sopenharmony_ci
33862306a36Sopenharmony_ci (*) 이 보장사항들은 bitfield 에는 적용되지 않는데, 컴파일러들은 bitfield 를
33962306a36Sopenharmony_ci     수정하는 코드를 생성할 때 원자성 없는(non-atomic) 읽고-수정하고-쓰는
34062306a36Sopenharmony_ci     인스트럭션들의 조합을 만드는 경우가 많기 때문입니다.  병렬 알고리즘의
34162306a36Sopenharmony_ci     동기화에 bitfield 를 사용하려 하지 마십시오.
34262306a36Sopenharmony_ci
34362306a36Sopenharmony_ci (*) bitfield 들이 여러 락으로 보호되는 경우라 하더라도, 하나의 bitfield 의
34462306a36Sopenharmony_ci     모든 필드들은 하나의 락으로 보호되어야 합니다.  만약 한 bitfield 의 두
34562306a36Sopenharmony_ci     필드가 서로 다른 락으로 보호된다면, 컴파일러의 원자성 없는
34662306a36Sopenharmony_ci     읽고-수정하고-쓰는 인스트럭션 조합은 한 필드에의 업데이트가 근처의
34762306a36Sopenharmony_ci     필드에도 영향을 끼치게 할 수 있습니다.
34862306a36Sopenharmony_ci
34962306a36Sopenharmony_ci (*) 이 보장사항들은 적절하게 정렬되고 크기가 잡힌 스칼라 변수들에 대해서만
35062306a36Sopenharmony_ci     적용됩니다.  "적절하게 크기가 잡힌" 이라함은 현재로써는 "char", "short",
35162306a36Sopenharmony_ci     "int" 그리고 "long" 과 같은 크기의 변수들을 의미합니다.  "적절하게 정렬된"
35262306a36Sopenharmony_ci     은 자연스런 정렬을 의미하는데, 따라서 "char" 에 대해서는 아무 제약이 없고,
35362306a36Sopenharmony_ci     "short" 에 대해서는 2바이트 정렬을, "int" 에는 4바이트 정렬을, 그리고
35462306a36Sopenharmony_ci     "long" 에 대해서는 32-bit 시스템인지 64-bit 시스템인지에 따라 4바이트 또는
35562306a36Sopenharmony_ci     8바이트 정렬을 의미합니다.  이 보장사항들은 C11 표준에서 소개되었으므로,
35662306a36Sopenharmony_ci     C11 전의 오래된 컴파일러(예를 들어, gcc 4.6) 를 사용할 때엔 주의하시기
35762306a36Sopenharmony_ci     바랍니다.  표준에 이 보장사항들은 "memory location" 을 정의하는 3.14
35862306a36Sopenharmony_ci     섹션에 다음과 같이 설명되어 있습니다:
35962306a36Sopenharmony_ci     (역자: 인용문이므로 번역하지 않습니다)
36062306a36Sopenharmony_ci
36162306a36Sopenharmony_ci	memory location
36262306a36Sopenharmony_ci		either an object of scalar type, or a maximal sequence
36362306a36Sopenharmony_ci		of adjacent bit-fields all having nonzero width
36462306a36Sopenharmony_ci
36562306a36Sopenharmony_ci		NOTE 1: Two threads of execution can update and access
36662306a36Sopenharmony_ci		separate memory locations without interfering with
36762306a36Sopenharmony_ci		each other.
36862306a36Sopenharmony_ci
36962306a36Sopenharmony_ci		NOTE 2: A bit-field and an adjacent non-bit-field member
37062306a36Sopenharmony_ci		are in separate memory locations. The same applies
37162306a36Sopenharmony_ci		to two bit-fields, if one is declared inside a nested
37262306a36Sopenharmony_ci		structure declaration and the other is not, or if the two
37362306a36Sopenharmony_ci		are separated by a zero-length bit-field declaration,
37462306a36Sopenharmony_ci		or if they are separated by a non-bit-field member
37562306a36Sopenharmony_ci		declaration. It is not safe to concurrently update two
37662306a36Sopenharmony_ci		bit-fields in the same structure if all members declared
37762306a36Sopenharmony_ci		between them are also bit-fields, no matter what the
37862306a36Sopenharmony_ci		sizes of those intervening bit-fields happen to be.
37962306a36Sopenharmony_ci
38062306a36Sopenharmony_ci
38162306a36Sopenharmony_ci=========================
38262306a36Sopenharmony_ci메모리 배리어란 무엇인가?
38362306a36Sopenharmony_ci=========================
38462306a36Sopenharmony_ci
38562306a36Sopenharmony_ci앞에서 봤듯이, 상호간 의존성이 없는 메모리 오퍼레이션들은 실제로는 무작위적
38662306a36Sopenharmony_ci순서로 수행될 수 있으며, 이는 CPU 와 CPU 간의 상호작용이나 I/O 에 문제가 될 수
38762306a36Sopenharmony_ci있습니다.  따라서 컴파일러와 CPU 가 순서를 바꾸는데 제약을 걸 수 있도록 개입할
38862306a36Sopenharmony_ci수 있는 어떤 방법이 필요합니다.
38962306a36Sopenharmony_ci
39062306a36Sopenharmony_ci메모리 배리어는 그런 개입 수단입니다.  메모리 배리어는 배리어를 사이에 둔 앞과
39162306a36Sopenharmony_ci뒤 양측의 메모리 오퍼레이션들 간에 부분적 순서가 존재하도록 하는 효과를 줍니다.
39262306a36Sopenharmony_ci
39362306a36Sopenharmony_ci시스템의 CPU 들과 여러 디바이스들은 성능을 올리기 위해 명령어 재배치, 실행
39462306a36Sopenharmony_ci유예, 메모리 오퍼레이션들의 조합, 예측적 로드(speculative load), 브랜치
39562306a36Sopenharmony_ci예측(speculative branch prediction), 다양한 종류의 캐싱(caching) 등의 다양한
39662306a36Sopenharmony_ci트릭을 사용할 수 있기 때문에 이런 강제력은 중요합니다.  메모리 배리어들은 이런
39762306a36Sopenharmony_ci트릭들을 무효로 하거나 억제하는 목적으로 사용되어져서 코드가 여러 CPU 와
39862306a36Sopenharmony_ci디바이스들 간의 상호작용을 정상적으로 제어할 수 있게 해줍니다.
39962306a36Sopenharmony_ci
40062306a36Sopenharmony_ci
40162306a36Sopenharmony_ci메모리 배리어의 종류
40262306a36Sopenharmony_ci--------------------
40362306a36Sopenharmony_ci
40462306a36Sopenharmony_ci메모리 배리어는 네개의 기본 타입으로 분류됩니다:
40562306a36Sopenharmony_ci
40662306a36Sopenharmony_ci (1) 쓰기 (또는 스토어) 메모리 배리어.
40762306a36Sopenharmony_ci
40862306a36Sopenharmony_ci     쓰기 메모리 배리어는 시스템의 다른 컴포넌트들에 해당 배리어보다 앞서
40962306a36Sopenharmony_ci     명시된 모든 STORE 오퍼레이션들이 해당 배리어 뒤에 명시된 모든 STORE
41062306a36Sopenharmony_ci     오퍼레이션들보다 먼저 수행된 것으로 보일 것을 보장합니다.
41162306a36Sopenharmony_ci
41262306a36Sopenharmony_ci     쓰기 배리어는 스토어 오퍼레이션들에 대한 부분적 순서 세우기입니다; 로드
41362306a36Sopenharmony_ci     오퍼레이션들에 대해서는 어떤 영향도 끼치지 않습니다.
41462306a36Sopenharmony_ci
41562306a36Sopenharmony_ci     CPU 는 시간의 흐름에 따라 메모리 시스템에 일련의 스토어 오퍼레이션들을
41662306a36Sopenharmony_ci     하나씩 요청해 집어넣습니다.  쓰기 배리어 앞의 모든 스토어 오퍼레이션들은
41762306a36Sopenharmony_ci     쓰기 배리어 뒤의 모든 스토어 오퍼레이션들보다 _앞서_ 수행될 겁니다.
41862306a36Sopenharmony_ci
41962306a36Sopenharmony_ci     [!] 쓰기 배리어들은 읽기 또는 주소 의존성 배리어와 함께 짝을 맞춰
42062306a36Sopenharmony_ci     사용되어야만 함을 알아두세요; "SMP 배리어 짝맞추기" 서브섹션을 참고하세요.
42162306a36Sopenharmony_ci
42262306a36Sopenharmony_ci
42362306a36Sopenharmony_ci (2) 주소 의존성 배리어 (역사적).
42462306a36Sopenharmony_ci
42562306a36Sopenharmony_ci     주소 의존성 배리어는 읽기 배리어의 보다 완화된 형태입니다.  두개의 로드
42662306a36Sopenharmony_ci     오퍼레이션이 있고 두번째 것이 첫번째 것의 결과에 의존하고 있을 때(예:
42762306a36Sopenharmony_ci     두번째 로드가 참조할 주소를 첫번째 로드가 읽는 경우), 두번째 로드가 읽어올
42862306a36Sopenharmony_ci     데이터는 첫번째 로드에 의해 그 주소가 얻어진 뒤에 업데이트 됨을 보장하기
42962306a36Sopenharmony_ci     위해서 주소 의존성 배리어가 필요할 수 있습니다.
43062306a36Sopenharmony_ci
43162306a36Sopenharmony_ci     주소 의존성 배리어는 상호 의존적인 로드 오퍼레이션들 사이의 부분적 순서
43262306a36Sopenharmony_ci     세우기입니다; 스토어 오퍼레이션들이나 독립적인 로드들, 또는 중복되는
43362306a36Sopenharmony_ci     로드들에 대해서는 어떤 영향도 끼치지 않습니다.
43462306a36Sopenharmony_ci
43562306a36Sopenharmony_ci     (1) 에서 언급했듯이, 시스템의 CPU 들은 메모리 시스템에 일련의 스토어
43662306a36Sopenharmony_ci     오퍼레이션들을 던져 넣고 있으며, 거기에 관심이 있는 다른 CPU 는 그
43762306a36Sopenharmony_ci     오퍼레이션들을 메모리 시스템이 실행한 결과를 인지할 수 있습니다.  이처럼
43862306a36Sopenharmony_ci     다른 CPU 의 스토어 오퍼레이션의 결과에 관심을 두고 있는 CPU 가 수행 요청한
43962306a36Sopenharmony_ci     주소 의존성 배리어는, 배리어 앞의 어떤 로드 오퍼레이션이 다른 CPU 에서
44062306a36Sopenharmony_ci     던져 넣은 스토어 오퍼레이션과 같은 영역을 향했다면, 그런 스토어
44162306a36Sopenharmony_ci     오퍼레이션들이 만들어내는 결과가 주소 의존성 배리어 뒤의 로드
44262306a36Sopenharmony_ci     오퍼레이션들에게는 보일 것을 보장합니다.
44362306a36Sopenharmony_ci
44462306a36Sopenharmony_ci     이 순서 세우기 제약에 대한 그림을 보기 위해선 "메모리 배리어 시퀀스의 예"
44562306a36Sopenharmony_ci     서브섹션을 참고하시기 바랍니다.
44662306a36Sopenharmony_ci
44762306a36Sopenharmony_ci     [!] 첫번째 로드는 반드시 _주소_ 의존성을 가져야지 컨트롤 의존성을 가져야
44862306a36Sopenharmony_ci     하는게 아님을 알아두십시오.  만약 두번째 로드를 위한 주소가 첫번째 로드에
44962306a36Sopenharmony_ci     의존적이지만 그 의존성은 조건적이지 그 주소 자체를 가져오는게 아니라면,
45062306a36Sopenharmony_ci     그것은 _컨트롤_ 의존성이고, 이 경우에는 읽기 배리어나 그보다 강력한
45162306a36Sopenharmony_ci     무언가가 필요합니다.  더 자세한 내용을 위해서는 "컨트롤 의존성" 서브섹션을
45262306a36Sopenharmony_ci     참고하시기 바랍니다.
45362306a36Sopenharmony_ci
45462306a36Sopenharmony_ci     [!] 주소 의존성 배리어는 보통 쓰기 배리어들과 함께 짝을 맞춰 사용되어야
45562306a36Sopenharmony_ci     합니다; "SMP 배리어 짝맞추기" 서브섹션을 참고하세요.
45662306a36Sopenharmony_ci
45762306a36Sopenharmony_ci     [!] 커널 v5.9 릴리즈에서 명시적 주소 의존성 배리어를 위한 커널 API 들이
45862306a36Sopenharmony_ci     삭제되었습니다.  오늘날에는 공유된 변수들의 로드를 표시하는 READ_ONCE() 나
45962306a36Sopenharmony_ci     rcu_dereference() 와 같은 API 들은 묵시적으로 주소 의존성 배리어를 제공합니다.
46062306a36Sopenharmony_ci
46162306a36Sopenharmony_ci
46262306a36Sopenharmony_ci (3) 읽기 (또는 로드) 메모리 배리어.
46362306a36Sopenharmony_ci
46462306a36Sopenharmony_ci     읽기 배리어는 주소 의존성 배리어 기능의 보장사항에 더해서 배리어보다 앞서
46562306a36Sopenharmony_ci     명시된 모든 LOAD 오퍼레이션들이 배리어 뒤에 명시되는 모든 LOAD
46662306a36Sopenharmony_ci     오퍼레이션들보다 먼저 행해진 것으로 시스템의 다른 컴포넌트들에 보여질 것을
46762306a36Sopenharmony_ci     보장합니다.
46862306a36Sopenharmony_ci
46962306a36Sopenharmony_ci     읽기 배리어는 로드 오퍼레이션에 행해지는 부분적 순서 세우기입니다; 스토어
47062306a36Sopenharmony_ci     오퍼레이션에 대해서는 어떤 영향도 끼치지 않습니다.
47162306a36Sopenharmony_ci
47262306a36Sopenharmony_ci     읽기 메모리 배리어는 주소 의존성 배리어를 내장하므로 주소 의존성 배리어를
47362306a36Sopenharmony_ci     대신할 수 있습니다.
47462306a36Sopenharmony_ci
47562306a36Sopenharmony_ci     [!] 읽기 배리어는 일반적으로 쓰기 배리어들과 함께 짝을 맞춰 사용되어야
47662306a36Sopenharmony_ci     합니다; "SMP 배리어 짝맞추기" 서브섹션을 참고하세요.
47762306a36Sopenharmony_ci
47862306a36Sopenharmony_ci
47962306a36Sopenharmony_ci (4) 범용 메모리 배리어.
48062306a36Sopenharmony_ci
48162306a36Sopenharmony_ci     범용(general) 메모리 배리어는 배리어보다 앞서 명시된 모든 LOAD 와 STORE
48262306a36Sopenharmony_ci     오퍼레이션들이 배리어 뒤에 명시된 모든 LOAD 와 STORE 오퍼레이션들보다
48362306a36Sopenharmony_ci     먼저 수행된 것으로 시스템의 나머지 컴포넌트들에 보이게 됨을 보장합니다.
48462306a36Sopenharmony_ci
48562306a36Sopenharmony_ci     범용 메모리 배리어는 로드와 스토어 모두에 대한 부분적 순서 세우기입니다.
48662306a36Sopenharmony_ci
48762306a36Sopenharmony_ci     범용 메모리 배리어는 읽기 메모리 배리어, 쓰기 메모리 배리어 모두를
48862306a36Sopenharmony_ci     내장하므로, 두 배리어를 모두 대신할 수 있습니다.
48962306a36Sopenharmony_ci
49062306a36Sopenharmony_ci
49162306a36Sopenharmony_ci그리고 두개의 명시적이지 않은 타입이 있습니다:
49262306a36Sopenharmony_ci
49362306a36Sopenharmony_ci (5) ACQUIRE 오퍼레이션.
49462306a36Sopenharmony_ci
49562306a36Sopenharmony_ci     이 타입의 오퍼레이션은 단방향의 투과성 배리어처럼 동작합니다.  ACQUIRE
49662306a36Sopenharmony_ci     오퍼레이션 뒤의 모든 메모리 오퍼레이션들이 ACQUIRE 오퍼레이션 후에
49762306a36Sopenharmony_ci     일어난 것으로 시스템의 나머지 컴포넌트들에 보이게 될 것이 보장됩니다.
49862306a36Sopenharmony_ci     LOCK 오퍼레이션과 smp_load_acquire(), smp_cond_load_acquire() 오퍼레이션도
49962306a36Sopenharmony_ci     ACQUIRE 오퍼레이션에 포함됩니다.
50062306a36Sopenharmony_ci
50162306a36Sopenharmony_ci     ACQUIRE 오퍼레이션 앞의 메모리 오퍼레이션들은 ACQUIRE 오퍼레이션 완료 후에
50262306a36Sopenharmony_ci     수행된 것처럼 보일 수 있습니다.
50362306a36Sopenharmony_ci
50462306a36Sopenharmony_ci     ACQUIRE 오퍼레이션은 거의 항상 RELEASE 오퍼레이션과 짝을 지어 사용되어야
50562306a36Sopenharmony_ci     합니다.
50662306a36Sopenharmony_ci
50762306a36Sopenharmony_ci
50862306a36Sopenharmony_ci (6) RELEASE 오퍼레이션.
50962306a36Sopenharmony_ci
51062306a36Sopenharmony_ci     이 타입의 오퍼레이션들도 단방향 투과성 배리어처럼 동작합니다.  RELEASE
51162306a36Sopenharmony_ci     오퍼레이션 앞의 모든 메모리 오퍼레이션들은 RELEASE 오퍼레이션 전에 완료된
51262306a36Sopenharmony_ci     것으로 시스템의 다른 컴포넌트들에 보여질 것이 보장됩니다.  UNLOCK 류의
51362306a36Sopenharmony_ci     오퍼레이션들과 smp_store_release() 오퍼레이션도 RELEASE 오퍼레이션의
51462306a36Sopenharmony_ci     일종입니다.
51562306a36Sopenharmony_ci
51662306a36Sopenharmony_ci     RELEASE 오퍼레이션 뒤의 메모리 오퍼레이션들은 RELEASE 오퍼레이션이
51762306a36Sopenharmony_ci     완료되기 전에 행해진 것처럼 보일 수 있습니다.
51862306a36Sopenharmony_ci
51962306a36Sopenharmony_ci     ACQUIRE 와 RELEASE 오퍼레이션의 사용은 일반적으로 다른 메모리 배리어의
52062306a36Sopenharmony_ci     필요성을 없앱니다.  또한, RELEASE+ACQUIRE 조합은 범용 메모리 배리어처럼
52162306a36Sopenharmony_ci     동작할 것을 보장하지 -않습니다-.  하지만, 어떤 변수에 대한 RELEASE
52262306a36Sopenharmony_ci     오퍼레이션을 앞서는 메모리 액세스들의 수행 결과는 이 RELEASE 오퍼레이션을
52362306a36Sopenharmony_ci     뒤이어 같은 변수에 대해 수행된 ACQUIRE 오퍼레이션을 뒤따르는 메모리
52462306a36Sopenharmony_ci     액세스에는 보여질 것이 보장됩니다.  다르게 말하자면, 주어진 변수의
52562306a36Sopenharmony_ci     크리티컬 섹션에서는, 해당 변수에 대한 앞의 크리티컬 섹션에서의 모든
52662306a36Sopenharmony_ci     액세스들이 완료되었을 것을 보장합니다.
52762306a36Sopenharmony_ci
52862306a36Sopenharmony_ci     즉, ACQUIRE 는 최소한의 "취득" 동작처럼, 그리고 RELEASE 는 최소한의 "공개"
52962306a36Sopenharmony_ci     처럼 동작한다는 의미입니다.
53062306a36Sopenharmony_ci
53162306a36Sopenharmony_ciatomic_t.txt 에 설명된 어토믹 오퍼레이션들 중 일부는 완전히 순서잡힌 것들과
53262306a36Sopenharmony_ci(배리어를 사용하지 않는) 완화된 순서의 것들 외에 ACQUIRE 와 RELEASE 부류의
53362306a36Sopenharmony_ci것들도 존재합니다.  로드와 스토어를 모두 수행하는 조합된 어토믹 오퍼레이션에서,
53462306a36Sopenharmony_ciACQUIRE 는 해당 오퍼레이션의 로드 부분에만 적용되고 RELEASE 는 해당
53562306a36Sopenharmony_ci오퍼레이션의 스토어 부분에만 적용됩니다.
53662306a36Sopenharmony_ci
53762306a36Sopenharmony_ci메모리 배리어들은 두 CPU 간, 또는 CPU 와 디바이스 간에 상호작용의 가능성이 있을
53862306a36Sopenharmony_ci때에만 필요합니다.  만약 어떤 코드에 그런 상호작용이 없을 것이 보장된다면, 해당
53962306a36Sopenharmony_ci코드에서는 메모리 배리어를 사용할 필요가 없습니다.
54062306a36Sopenharmony_ci
54162306a36Sopenharmony_ci
54262306a36Sopenharmony_ci이것들은 _최소한의_ 보장사항들임을 알아두세요.  다른 아키텍쳐에서는 더 강력한
54362306a36Sopenharmony_ci보장사항을 제공할 수도 있습니다만, 그런 보장사항은 아키텍쳐 종속적 코드 이외의
54462306a36Sopenharmony_ci부분에서는 신뢰되지 _않을_ 겁니다.
54562306a36Sopenharmony_ci
54662306a36Sopenharmony_ci
54762306a36Sopenharmony_ci메모리 배리어에 대해 가정해선 안될 것
54862306a36Sopenharmony_ci-------------------------------------
54962306a36Sopenharmony_ci
55062306a36Sopenharmony_ci리눅스 커널 메모리 배리어들이 보장하지 않는 것들이 있습니다:
55162306a36Sopenharmony_ci
55262306a36Sopenharmony_ci (*) 메모리 배리어 앞에서 명시된 어떤 메모리 액세스도 메모리 배리어 명령의 수행
55362306a36Sopenharmony_ci     완료 시점까지 _완료_ 될 것이란 보장은 없습니다; 배리어가 하는 일은 CPU 의
55462306a36Sopenharmony_ci     액세스 큐에 특정 타입의 액세스들은 넘을 수 없는 선을 긋는 것으로 생각될 수
55562306a36Sopenharmony_ci     있습니다.
55662306a36Sopenharmony_ci
55762306a36Sopenharmony_ci (*) 한 CPU 에서 메모리 배리어를 수행하는게 시스템의 다른 CPU 나 하드웨어에
55862306a36Sopenharmony_ci     어떤 직접적인 영향을 끼친다는 보장은 존재하지 않습니다.  배리어 수행이
55962306a36Sopenharmony_ci     만드는 간접적 영향은 두번째 CPU 가 첫번째 CPU 의 액세스들의 결과를
56062306a36Sopenharmony_ci     바라보는 순서가 됩니다만, 다음 항목을 보세요:
56162306a36Sopenharmony_ci
56262306a36Sopenharmony_ci (*) 첫번째 CPU 가 두번째 CPU 의 메모리 액세스들의 결과를 바라볼 때, _설령_
56362306a36Sopenharmony_ci     두번째 CPU 가 메모리 배리어를 사용한다 해도, 첫번째 CPU _또한_ 그에 맞는
56462306a36Sopenharmony_ci     메모리 배리어를 사용하지 않는다면 ("SMP 배리어 짝맞추기" 서브섹션을
56562306a36Sopenharmony_ci     참고하세요) 그 결과가 올바른 순서로 보여진다는 보장은 없습니다.
56662306a36Sopenharmony_ci
56762306a36Sopenharmony_ci (*) CPU 바깥의 하드웨어[*] 가 메모리 액세스들의 순서를 바꾸지 않는다는 보장은
56862306a36Sopenharmony_ci     존재하지 않습니다.  CPU 캐시 일관성 메커니즘은 메모리 배리어의 간접적
56962306a36Sopenharmony_ci     영향을 CPU 사이에 전파하긴 하지만, 순서대로 전파하지는 않을 수 있습니다.
57062306a36Sopenharmony_ci
57162306a36Sopenharmony_ci	[*] 버스 마스터링 DMA 와 일관성에 대해서는 다음을 참고하시기 바랍니다:
57262306a36Sopenharmony_ci
57362306a36Sopenharmony_ci	    Documentation/driver-api/pci/pci.rst
57462306a36Sopenharmony_ci	    Documentation/core-api/dma-api-howto.rst
57562306a36Sopenharmony_ci	    Documentation/core-api/dma-api.rst
57662306a36Sopenharmony_ci
57762306a36Sopenharmony_ci
57862306a36Sopenharmony_ci주소 의존성 배리어 (역사적)
57962306a36Sopenharmony_ci---------------------------
58062306a36Sopenharmony_ci
58162306a36Sopenharmony_ci리눅스 커널 v4.15 기준으로, smp_mb() 가 DEC Alpha 용 READ_ONCE() 코드에
58262306a36Sopenharmony_ci추가되었는데, 이는 이 섹션에 주의를 기울여야 하는 사람들은 DEC Alpha 아키텍쳐
58362306a36Sopenharmony_ci전용 코드를 만드는 사람들과 READ_ONCE() 자체를 만드는 사람들 뿐임을 의미합니다.
58462306a36Sopenharmony_ci그런 분들을 위해, 그리고 역사에 관심 있는 분들을 위해, 여기 주소 의존성
58562306a36Sopenharmony_ci배리어에 대한 이야기를 적습니다.
58662306a36Sopenharmony_ci
58762306a36Sopenharmony_ci[!] 주소 의존성은 로드에서 로드로와 로드에서 스토어로의 관계들 모두에서
58862306a36Sopenharmony_ci나타나지만, 주소 의존성 배리어는 로드에서 스토어로의 상황에서는 필요하지
58962306a36Sopenharmony_ci않습니다.
59062306a36Sopenharmony_ci
59162306a36Sopenharmony_ci주소 의존성 배리어의 사용에 있어 지켜야 하는 사항들은 약간 미묘하고, 데이터
59262306a36Sopenharmony_ci의존성 배리어가 사용되어야 하는 상황도 항상 명백하지는 않습니다.  설명을 위해
59362306a36Sopenharmony_ci다음의 이벤트 시퀀스를 생각해 봅시다:
59462306a36Sopenharmony_ci
59562306a36Sopenharmony_ci	CPU 1		      CPU 2
59662306a36Sopenharmony_ci	===============	      ===============
59762306a36Sopenharmony_ci	{ A == 1, B == 2, C == 3, P == &A, Q == &C }
59862306a36Sopenharmony_ci	B = 4;
59962306a36Sopenharmony_ci	<쓰기 배리어>
60062306a36Sopenharmony_ci	WRITE_ONCE(P, &B)
60162306a36Sopenharmony_ci			      Q = READ_ONCE_OLD(P);
60262306a36Sopenharmony_ci			      D = *Q;
60362306a36Sopenharmony_ci
60462306a36Sopenharmony_ci[!] READ_ONCE_OLD() 는 4.15 커널 전의 버전에서의, 주소 의존성 배리어를 내포하지
60562306a36Sopenharmony_ci않는 READ_ONCE() 에 해당합니다.
60662306a36Sopenharmony_ci
60762306a36Sopenharmony_ci여기엔 분명한 주소 의존성이 존재하므로, 이 시퀀스가 끝났을 때 Q 는 &A 또는 &B
60862306a36Sopenharmony_ci일 것이고, 따라서:
60962306a36Sopenharmony_ci
61062306a36Sopenharmony_ci	(Q == &A) 는 (D == 1) 를,
61162306a36Sopenharmony_ci	(Q == &B) 는 (D == 4) 를 의미합니다.
61262306a36Sopenharmony_ci
61362306a36Sopenharmony_ci하지만!  CPU 2 는 B 의 업데이트를 인식하기 전에 P 의 업데이트를 인식할 수 있고,
61462306a36Sopenharmony_ci따라서 다음의 결과가 가능합니다:
61562306a36Sopenharmony_ci
61662306a36Sopenharmony_ci	(Q == &B) and (D == 2) ????
61762306a36Sopenharmony_ci
61862306a36Sopenharmony_ci이런 결과는 일관성이나 인과 관계 유지가 실패한 것처럼 보일 수도 있겠지만,
61962306a36Sopenharmony_ci그렇지 않습니다, 그리고 이 현상은 (DEC Alpha 와 같은) 여러 CPU 에서 실제로
62062306a36Sopenharmony_ci발견될 수 있습니다.
62162306a36Sopenharmony_ci
62262306a36Sopenharmony_ci이 문제 상황을 제대로 해결하기 위해, READ_ONCE() 는 커널 v4.15 릴리즈 부터
62362306a36Sopenharmony_ci묵시적 주소 의존성 배리어를 제공합니다:
62462306a36Sopenharmony_ci
62562306a36Sopenharmony_ci	CPU 1		      CPU 2
62662306a36Sopenharmony_ci	===============	      ===============
62762306a36Sopenharmony_ci	{ A == 1, B == 2, C == 3, P == &A, Q == &C }
62862306a36Sopenharmony_ci	B = 4;
62962306a36Sopenharmony_ci	<쓰기 배리어>
63062306a36Sopenharmony_ci	WRITE_ONCE(P, &B);
63162306a36Sopenharmony_ci			      Q = READ_ONCE(P);
63262306a36Sopenharmony_ci			      <묵시적 주소 의존성 배리어>
63362306a36Sopenharmony_ci			      D = *Q;
63462306a36Sopenharmony_ci
63562306a36Sopenharmony_ci이 변경은 앞의 처음 두가지 결과 중 하나만이 발생할 수 있고, 세번째의 결과는
63662306a36Sopenharmony_ci발생할 수 없도록 합니다.
63762306a36Sopenharmony_ci
63862306a36Sopenharmony_ci
63962306a36Sopenharmony_ci[!] 이 상당히 반직관적인 상황은 분리된 캐시를 가지는 기계들에서 가장 잘
64062306a36Sopenharmony_ci발생하는데, 예를 들면 한 캐시 뱅크는 짝수 번호의 캐시 라인들을 처리하고, 다른
64162306a36Sopenharmony_ci뱅크는 홀수 번호의 캐시 라인들을 처리하는 경우임을 알아두시기 바랍니다.  포인터
64262306a36Sopenharmony_ciP 는 짝수 번호 캐시 라인에 저장되어 있고, 변수 B 는 홀수 번호 캐시 라인에
64362306a36Sopenharmony_ci저장되어 있을 수 있습니다.  여기서 값을 읽어오는 CPU 의 캐시의 홀수 번호 처리
64462306a36Sopenharmony_ci뱅크는 열심히 일감을 처리중인 반면 홀수 번호 처리 뱅크는 할 일 없이 한가한
64562306a36Sopenharmony_ci중이라면 포인터 P (&B) 의 새로운 값과 변수 B 의 기존 값 (2) 를 볼 수 있습니다.
64662306a36Sopenharmony_ci
64762306a36Sopenharmony_ci
64862306a36Sopenharmony_ci의존적 쓰기들의 순서를 맞추는데에는 주소 의존성 배리어가 필요치 않은데, 이는
64962306a36Sopenharmony_ci리눅스 커널이 지원하는 CPU 들은 (1) 쓰기가 정말로 일어날지, (2) 쓰기가 어디에
65062306a36Sopenharmony_ci이루어질지, 그리고 (3) 쓰여질 값을 확실히 알기 전까지는 쓰기를 수행하지 않기
65162306a36Sopenharmony_ci때문입니다.  하지만 "컨트롤 의존성" 섹션과
65262306a36Sopenharmony_ciDocumentation/RCU/rcu_dereference.rst 파일을 주의 깊게 읽어 주시기 바랍니다:
65362306a36Sopenharmony_ci컴파일러는 매우 창의적인 많은 방법으로 종속성을 깰 수 있습니다.
65462306a36Sopenharmony_ci
65562306a36Sopenharmony_ci	CPU 1		      CPU 2
65662306a36Sopenharmony_ci	===============	      ===============
65762306a36Sopenharmony_ci	{ A == 1, B == 2, C = 3, P == &A, Q == &C }
65862306a36Sopenharmony_ci	B = 4;
65962306a36Sopenharmony_ci	<쓰기 배리어>
66062306a36Sopenharmony_ci	WRITE_ONCE(P, &B);
66162306a36Sopenharmony_ci			      Q = READ_ONCE_OLD(P);
66262306a36Sopenharmony_ci			      WRITE_ONCE(*Q, 5);
66362306a36Sopenharmony_ci
66462306a36Sopenharmony_ci따라서, Q 로의 읽기와 *Q 로의 쓰기 사이에는 주소 의존성 배리어가 필요치
66562306a36Sopenharmony_ci않습니다.  달리 말하면, 오늘날의 READ_ONCE() 의 묵시적 주소 의존성 배리어가
66662306a36Sopenharmony_ci없더라도 다음 결과는 생기지 않습니다:
66762306a36Sopenharmony_ci
66862306a36Sopenharmony_ci	(Q == &B) && (B == 4)
66962306a36Sopenharmony_ci
67062306a36Sopenharmony_ci이런 패턴은 드물게 사용되어야 함을 알아 두시기 바랍니다.  무엇보다도, 의존성
67162306a36Sopenharmony_ci순서 규칙의 의도는 쓰기 작업을 -예방- 해서 그로 인해 발생하는 비싼 캐시 미스도
67262306a36Sopenharmony_ci없애려는 것입니다.  이 패턴은 드물게 발생하는 에러 조건 같은것들을 기록하는데
67362306a36Sopenharmony_ci사용될 수 있으며, CPU의 자연적인 순서 보장이 그런 기록들을 사라지지 않게
67462306a36Sopenharmony_ci해줍니다.
67562306a36Sopenharmony_ci
67662306a36Sopenharmony_ci
67762306a36Sopenharmony_ci주소 의존성에 의해 제공되는 이 순서규칙은 이를 포함하고 있는 CPU 에
67862306a36Sopenharmony_ci지역적임을 알아두시기 바랍니다.  더 많은 정보를 위해선 "Multicopy 원자성"
67962306a36Sopenharmony_ci섹션을 참고하세요.
68062306a36Sopenharmony_ci
68162306a36Sopenharmony_ci
68262306a36Sopenharmony_ci주소 의존성 배리어는 매우 중요한데, 예를 들어 RCU 시스템에서 그렇습니다.
68362306a36Sopenharmony_ciinclude/linux/rcupdate.h 의 rcu_assign_pointer() 와 rcu_dereference() 를
68462306a36Sopenharmony_ci참고하세요.  이것들은 RCU 로 관리되는 포인터의 타겟을 현재 타겟에서 수정된
68562306a36Sopenharmony_ci새로운 타겟으로 바꾸는 작업에서 새로 수정된 타겟이 초기화가 완료되지 않은 채로
68662306a36Sopenharmony_ci보여지는 일이 일어나지 않게 해줍니다.
68762306a36Sopenharmony_ci
68862306a36Sopenharmony_ci더 많은 예를 위해선 "캐시 일관성" 서브섹션을 참고하세요.
68962306a36Sopenharmony_ci
69062306a36Sopenharmony_ci
69162306a36Sopenharmony_ci컨트롤 의존성
69262306a36Sopenharmony_ci-------------
69362306a36Sopenharmony_ci
69462306a36Sopenharmony_ci현재의 컴파일러들은 컨트롤 의존성을 이해하고 있지 않기 때문에 컨트롤 의존성은
69562306a36Sopenharmony_ci약간 다루기 어려울 수 있습니다.  이 섹션의 목적은 여러분이 컴파일러의 무시로
69662306a36Sopenharmony_ci인해 여러분의 코드가 망가지는 걸 막을 수 있도록 돕는겁니다.
69762306a36Sopenharmony_ci
69862306a36Sopenharmony_ci로드-로드 컨트롤 의존성은 (묵시적인) 주소 의존성 배리어만으로는 정확히 동작할
69962306a36Sopenharmony_ci수가 없어서 읽기 메모리 배리어를 필요로 합니다.  아래의 코드를 봅시다:
70062306a36Sopenharmony_ci
70162306a36Sopenharmony_ci	q = READ_ONCE(a);
70262306a36Sopenharmony_ci	<묵시적 주소 의존성 배리어>
70362306a36Sopenharmony_ci	if (q) {
70462306a36Sopenharmony_ci		/* BUG: No address dependency!!! */
70562306a36Sopenharmony_ci		p = READ_ONCE(b);
70662306a36Sopenharmony_ci	}
70762306a36Sopenharmony_ci
70862306a36Sopenharmony_ci이 코드는 원하는 대로의 효과를 내지 못할 수 있는데, 이 코드에는 주소 의존성이
70962306a36Sopenharmony_ci아니라 컨트롤 의존성이 존재하기 때문으로, 이런 상황에서 CPU 는 실행 속도를 더
71062306a36Sopenharmony_ci빠르게 하기 위해 분기 조건의 결과를 예측하고 코드를 재배치 할 수 있어서 다른
71162306a36Sopenharmony_ciCPU 는 b 로부터의 로드 오퍼레이션이 a 로부터의 로드 오퍼레이션보다 먼저 발생한
71262306a36Sopenharmony_ci걸로 인식할 수 있습니다.  여기에 정말로 필요했던 건 다음과 같습니다:
71362306a36Sopenharmony_ci
71462306a36Sopenharmony_ci	q = READ_ONCE(a);
71562306a36Sopenharmony_ci	if (q) {
71662306a36Sopenharmony_ci		<읽기 배리어>
71762306a36Sopenharmony_ci		p = READ_ONCE(b);
71862306a36Sopenharmony_ci	}
71962306a36Sopenharmony_ci
72062306a36Sopenharmony_ci하지만, 스토어 오퍼레이션은 예측적으로 수행되지 않습니다.  즉, 다음 예에서와
72162306a36Sopenharmony_ci같이 로드-스토어 컨트롤 의존성이 존재하는 경우에는 순서가 -지켜진다-는
72262306a36Sopenharmony_ci의미입니다.
72362306a36Sopenharmony_ci
72462306a36Sopenharmony_ci	q = READ_ONCE(a);
72562306a36Sopenharmony_ci	if (q) {
72662306a36Sopenharmony_ci		WRITE_ONCE(b, 1);
72762306a36Sopenharmony_ci	}
72862306a36Sopenharmony_ci
72962306a36Sopenharmony_ci컨트롤 의존성은 보통 다른 타입의 배리어들과 짝을 맞춰 사용됩니다.  그렇다곤
73062306a36Sopenharmony_ci하나, READ_ONCE() 도 WRITE_ONCE() 도 선택사항이 아니라 필수사항임을 부디
73162306a36Sopenharmony_ci명심하세요!  READ_ONCE() 가 없다면, 컴파일러는 'a' 로부터의 로드를 'a' 로부터의
73262306a36Sopenharmony_ci또다른 로드와 조합할 수 있습니다.  WRITE_ONCE() 가 없다면, 컴파일러는 'b' 로의
73362306a36Sopenharmony_ci스토어를 'b' 로의 또라느 스토어들과 조합할 수 있습니다.  두 경우 모두 순서에
73462306a36Sopenharmony_ci있어 상당히 비직관적인 결과를 초래할 수 있습니다.
73562306a36Sopenharmony_ci
73662306a36Sopenharmony_ci이걸로 끝이 아닌게, 컴파일러가 변수 'a' 의 값이 항상 0이 아니라고 증명할 수
73762306a36Sopenharmony_ci있다면, 앞의 예에서 "if" 문을 없애서 다음과 같이 최적화 할 수도 있습니다:
73862306a36Sopenharmony_ci
73962306a36Sopenharmony_ci	q = a;
74062306a36Sopenharmony_ci	b = 1;  /* BUG: Compiler and CPU can both reorder!!! */
74162306a36Sopenharmony_ci
74262306a36Sopenharmony_ci그러니 READ_ONCE() 를 반드시 사용하세요.
74362306a36Sopenharmony_ci
74462306a36Sopenharmony_ci다음과 같이 "if" 문의 양갈래 브랜치에 모두 존재하는 동일한 스토어에 대해 순서를
74562306a36Sopenharmony_ci강제하고 싶은 경우가 있을 수 있습니다:
74662306a36Sopenharmony_ci
74762306a36Sopenharmony_ci	q = READ_ONCE(a);
74862306a36Sopenharmony_ci	if (q) {
74962306a36Sopenharmony_ci		barrier();
75062306a36Sopenharmony_ci		WRITE_ONCE(b, 1);
75162306a36Sopenharmony_ci		do_something();
75262306a36Sopenharmony_ci	} else {
75362306a36Sopenharmony_ci		barrier();
75462306a36Sopenharmony_ci		WRITE_ONCE(b, 1);
75562306a36Sopenharmony_ci		do_something_else();
75662306a36Sopenharmony_ci	}
75762306a36Sopenharmony_ci
75862306a36Sopenharmony_ci안타깝게도, 현재의 컴파일러들은 높은 최적화 레벨에서는 이걸 다음과 같이
75962306a36Sopenharmony_ci바꿔버립니다:
76062306a36Sopenharmony_ci
76162306a36Sopenharmony_ci	q = READ_ONCE(a);
76262306a36Sopenharmony_ci	barrier();
76362306a36Sopenharmony_ci	WRITE_ONCE(b, 1);  /* BUG: No ordering vs. load from a!!! */
76462306a36Sopenharmony_ci	if (q) {
76562306a36Sopenharmony_ci		/* WRITE_ONCE(b, 1); -- moved up, BUG!!! */
76662306a36Sopenharmony_ci		do_something();
76762306a36Sopenharmony_ci	} else {
76862306a36Sopenharmony_ci		/* WRITE_ONCE(b, 1); -- moved up, BUG!!! */
76962306a36Sopenharmony_ci		do_something_else();
77062306a36Sopenharmony_ci	}
77162306a36Sopenharmony_ci
77262306a36Sopenharmony_ci이제 'a' 에서의 로드와 'b' 로의 스토어 사이에는 조건적 관계가 없기 때문에 CPU
77362306a36Sopenharmony_ci는 이들의 순서를 바꿀 수 있게 됩니다: 이런 경우에 조건적 관계는 반드시
77462306a36Sopenharmony_ci필요한데, 모든 컴파일러 최적화가 이루어지고 난 후의 어셈블리 코드에서도
77562306a36Sopenharmony_ci마찬가지입니다.  따라서, 이 예에서 순서를 지키기 위해서는 smp_store_release()
77662306a36Sopenharmony_ci와 같은 명시적 메모리 배리어가 필요합니다:
77762306a36Sopenharmony_ci
77862306a36Sopenharmony_ci	q = READ_ONCE(a);
77962306a36Sopenharmony_ci	if (q) {
78062306a36Sopenharmony_ci		smp_store_release(&b, 1);
78162306a36Sopenharmony_ci		do_something();
78262306a36Sopenharmony_ci	} else {
78362306a36Sopenharmony_ci		smp_store_release(&b, 1);
78462306a36Sopenharmony_ci		do_something_else();
78562306a36Sopenharmony_ci	}
78662306a36Sopenharmony_ci
78762306a36Sopenharmony_ci반면에 명시적 메모리 배리어가 없다면, 이런 경우의 순서는 스토어 오퍼레이션들이
78862306a36Sopenharmony_ci서로 다를 때에만 보장되는데, 예를 들면 다음과 같은 경우입니다:
78962306a36Sopenharmony_ci
79062306a36Sopenharmony_ci	q = READ_ONCE(a);
79162306a36Sopenharmony_ci	if (q) {
79262306a36Sopenharmony_ci		WRITE_ONCE(b, 1);
79362306a36Sopenharmony_ci		do_something();
79462306a36Sopenharmony_ci	} else {
79562306a36Sopenharmony_ci		WRITE_ONCE(b, 2);
79662306a36Sopenharmony_ci		do_something_else();
79762306a36Sopenharmony_ci	}
79862306a36Sopenharmony_ci
79962306a36Sopenharmony_ci처음의 READ_ONCE() 는 컴파일러가 'a' 의 값을 증명해내는 것을 막기 위해 여전히
80062306a36Sopenharmony_ci필요합니다.
80162306a36Sopenharmony_ci
80262306a36Sopenharmony_ci또한, 로컬 변수 'q' 를 가지고 하는 일에 대해 주의해야 하는데, 그러지 않으면
80362306a36Sopenharmony_ci컴파일러는 그 값을 추측하고 또다시 필요한 조건관계를 없애버릴 수 있습니다.
80462306a36Sopenharmony_ci예를 들면:
80562306a36Sopenharmony_ci
80662306a36Sopenharmony_ci	q = READ_ONCE(a);
80762306a36Sopenharmony_ci	if (q % MAX) {
80862306a36Sopenharmony_ci		WRITE_ONCE(b, 1);
80962306a36Sopenharmony_ci		do_something();
81062306a36Sopenharmony_ci	} else {
81162306a36Sopenharmony_ci		WRITE_ONCE(b, 2);
81262306a36Sopenharmony_ci		do_something_else();
81362306a36Sopenharmony_ci	}
81462306a36Sopenharmony_ci
81562306a36Sopenharmony_ci만약 MAX 가 1 로 정의된 상수라면, 컴파일러는 (q % MAX) 는 0이란 것을 알아채고,
81662306a36Sopenharmony_ci위의 코드를 아래와 같이 바꿔버릴 수 있습니다:
81762306a36Sopenharmony_ci
81862306a36Sopenharmony_ci	q = READ_ONCE(a);
81962306a36Sopenharmony_ci	WRITE_ONCE(b, 2);
82062306a36Sopenharmony_ci	do_something_else();
82162306a36Sopenharmony_ci
82262306a36Sopenharmony_ci이렇게 되면, CPU 는 변수 'a' 로부터의 로드와 변수 'b' 로의 스토어 사이의 순서를
82362306a36Sopenharmony_ci지켜줄 필요가 없어집니다.  barrier() 를 추가해 해결해 보고 싶겠지만, 그건
82462306a36Sopenharmony_ci도움이 안됩니다.  조건 관계는 사라졌고, barrier() 는 이를 되돌리지 못합니다.
82562306a36Sopenharmony_ci따라서, 이 순서를 지켜야 한다면, MAX 가 1 보다 크다는 것을, 다음과 같은 방법을
82662306a36Sopenharmony_ci사용해 분명히 해야 합니다:
82762306a36Sopenharmony_ci
82862306a36Sopenharmony_ci	q = READ_ONCE(a);
82962306a36Sopenharmony_ci	BUILD_BUG_ON(MAX <= 1); /* Order load from a with store to b. */
83062306a36Sopenharmony_ci	if (q % MAX) {
83162306a36Sopenharmony_ci		WRITE_ONCE(b, 1);
83262306a36Sopenharmony_ci		do_something();
83362306a36Sopenharmony_ci	} else {
83462306a36Sopenharmony_ci		WRITE_ONCE(b, 2);
83562306a36Sopenharmony_ci		do_something_else();
83662306a36Sopenharmony_ci	}
83762306a36Sopenharmony_ci
83862306a36Sopenharmony_ci'b' 로의 스토어들은 여전히 서로 다름을 알아두세요.  만약 그것들이 동일하면,
83962306a36Sopenharmony_ci앞에서 이야기했듯, 컴파일러가 그 스토어 오퍼레이션들을 'if' 문 바깥으로
84062306a36Sopenharmony_ci끄집어낼 수 있습니다.
84162306a36Sopenharmony_ci
84262306a36Sopenharmony_ci또한 이진 조건문 평가에 너무 의존하지 않도록 조심해야 합니다.  다음의 예를
84362306a36Sopenharmony_ci봅시다:
84462306a36Sopenharmony_ci
84562306a36Sopenharmony_ci	q = READ_ONCE(a);
84662306a36Sopenharmony_ci	if (q || 1 > 0)
84762306a36Sopenharmony_ci		WRITE_ONCE(b, 1);
84862306a36Sopenharmony_ci
84962306a36Sopenharmony_ci첫번째 조건만으로는 브랜치 조건 전체를 거짓으로 만들 수 없고 두번째 조건은 항상
85062306a36Sopenharmony_ci참이기 때문에, 컴파일러는 이 예를 다음과 같이 바꿔서 컨트롤 의존성을 없애버릴
85162306a36Sopenharmony_ci수 있습니다:
85262306a36Sopenharmony_ci
85362306a36Sopenharmony_ci	q = READ_ONCE(a);
85462306a36Sopenharmony_ci	WRITE_ONCE(b, 1);
85562306a36Sopenharmony_ci
85662306a36Sopenharmony_ci이 예는 컴파일러가 코드를 추측으로 수정할 수 없도록 분명히 해야 한다는 점을
85762306a36Sopenharmony_ci강조합니다.  조금 더 일반적으로 말해서, READ_ONCE() 는 컴파일러에게 주어진 로드
85862306a36Sopenharmony_ci오퍼레이션을 위한 코드를 정말로 만들도록 하지만, 컴파일러가 그렇게 만들어진
85962306a36Sopenharmony_ci코드의 수행 결과를 사용하도록 강제하지는 않습니다.
86062306a36Sopenharmony_ci
86162306a36Sopenharmony_ci또한, 컨트롤 의존성은 if 문의 then 절과 else 절에 대해서만 적용됩니다.  상세히
86262306a36Sopenharmony_ci말해서, 컨트롤 의존성은 if 문을 뒤따르는 코드에는 적용되지 않습니다:
86362306a36Sopenharmony_ci
86462306a36Sopenharmony_ci	q = READ_ONCE(a);
86562306a36Sopenharmony_ci	if (q) {
86662306a36Sopenharmony_ci		WRITE_ONCE(b, 1);
86762306a36Sopenharmony_ci	} else {
86862306a36Sopenharmony_ci		WRITE_ONCE(b, 2);
86962306a36Sopenharmony_ci	}
87062306a36Sopenharmony_ci	WRITE_ONCE(c, 1);  /* BUG: No ordering against the read from 'a'. */
87162306a36Sopenharmony_ci
87262306a36Sopenharmony_ci컴파일러는 volatile 타입에 대한 액세스를 재배치 할 수 없고 이 조건 하의 'b'
87362306a36Sopenharmony_ci로의 쓰기를 재배치 할 수 없기 때문에 여기에 순서 규칙이 존재한다고 주장하고
87462306a36Sopenharmony_ci싶을 겁니다.  불행히도 이 경우에, 컴파일러는 다음의 가상의 pseudo-assembly 언어
87562306a36Sopenharmony_ci코드처럼 'b' 로의 두개의 쓰기 오퍼레이션을 conditional-move 인스트럭션으로
87662306a36Sopenharmony_ci번역할 수 있습니다:
87762306a36Sopenharmony_ci
87862306a36Sopenharmony_ci	ld r1,a
87962306a36Sopenharmony_ci	cmp r1,$0
88062306a36Sopenharmony_ci	cmov,ne r4,$1
88162306a36Sopenharmony_ci	cmov,eq r4,$2
88262306a36Sopenharmony_ci	st r4,b
88362306a36Sopenharmony_ci	st $1,c
88462306a36Sopenharmony_ci
88562306a36Sopenharmony_ci완화된 순서 규칙의 CPU 는 'a' 로부터의 로드와 'c' 로의 스토어 사이에 어떤
88662306a36Sopenharmony_ci종류의 의존성도 갖지 않을 겁니다.  이 컨트롤 의존성은 두개의 cmov 인스트럭션과
88762306a36Sopenharmony_ci거기에 의존하는 스토어 에게만 적용될 겁니다.  짧게 말하자면, 컨트롤 의존성은
88862306a36Sopenharmony_ci주어진 if 문의 then 절과 else 절에게만 (그리고 이 두 절 내에서 호출되는
88962306a36Sopenharmony_ci함수들에게까지) 적용되지, 이 if 문을 뒤따르는 코드에는 적용되지 않습니다.
89062306a36Sopenharmony_ci
89162306a36Sopenharmony_ci
89262306a36Sopenharmony_ci컨트롤 의존성에 의해 제공되는 이 순서규칙은 이를 포함하고 있는 CPU 에
89362306a36Sopenharmony_ci지역적입니다.  더 많은 정보를 위해선 "Multicopy 원자성" 섹션을 참고하세요.
89462306a36Sopenharmony_ci
89562306a36Sopenharmony_ci
89662306a36Sopenharmony_ci요약하자면:
89762306a36Sopenharmony_ci
89862306a36Sopenharmony_ci  (*) 컨트롤 의존성은 앞의 로드들을 뒤의 스토어들에 대해 순서를 맞춰줍니다.
89962306a36Sopenharmony_ci      하지만, 그 외의 어떤 순서도 보장하지 -않습니다-: 앞의 로드와 뒤의 로드들
90062306a36Sopenharmony_ci      사이에도, 앞의 스토어와 뒤의 스토어들 사이에도요.  이런 다른 형태의
90162306a36Sopenharmony_ci      순서가 필요하다면 smp_rmb() 나 smp_wmb()를, 또는, 앞의 스토어들과 뒤의
90262306a36Sopenharmony_ci      로드들 사이의 순서를 위해서는 smp_mb() 를 사용하세요.
90362306a36Sopenharmony_ci
90462306a36Sopenharmony_ci  (*) "if" 문의 양갈래 브랜치가 같은 변수에의 동일한 스토어로 시작한다면, 그
90562306a36Sopenharmony_ci      스토어들은 각 스토어 앞에 smp_mb() 를 넣거나 smp_store_release() 를
90662306a36Sopenharmony_ci      사용해서 스토어를 하는 식으로 순서를 맞춰줘야 합니다.  이 문제를 해결하기
90762306a36Sopenharmony_ci      위해 "if" 문의 양갈래 브랜치의 시작 지점에 barrier() 를 넣는 것만으로는
90862306a36Sopenharmony_ci      충분한 해결이 되지 않는데, 이는 앞의 예에서 본것과 같이, 컴파일러의
90962306a36Sopenharmony_ci      최적화는 barrier() 가 의미하는 바를 지키면서도 컨트롤 의존성을 손상시킬
91062306a36Sopenharmony_ci      수 있기 때문이라는 점을 부디 알아두시기 바랍니다.
91162306a36Sopenharmony_ci
91262306a36Sopenharmony_ci  (*) 컨트롤 의존성은 앞의 로드와 뒤의 스토어 사이에 최소 하나의, 실행
91362306a36Sopenharmony_ci      시점에서의 조건관계를 필요로 하며, 이 조건관계는 앞의 로드와 관계되어야
91462306a36Sopenharmony_ci      합니다.  만약 컴파일러가 조건 관계를 최적화로 없앨수 있다면, 순서도
91562306a36Sopenharmony_ci      최적화로 없애버렸을 겁니다.  READ_ONCE() 와 WRITE_ONCE() 의 주의 깊은
91662306a36Sopenharmony_ci      사용은 주어진 조건 관계를 유지하는데 도움이 될 수 있습니다.
91762306a36Sopenharmony_ci
91862306a36Sopenharmony_ci  (*) 컨트롤 의존성을 위해선 컴파일러가 조건관계를 없애버리는 것을 막아야
91962306a36Sopenharmony_ci      합니다.  주의 깊은 READ_ONCE() 나 atomic{,64}_read() 의 사용이 컨트롤
92062306a36Sopenharmony_ci      의존성이 사라지지 않게 하는데 도움을 줄 수 있습니다.  더 많은 정보를
92162306a36Sopenharmony_ci      위해선 "컴파일러 배리어" 섹션을 참고하시기 바랍니다.
92262306a36Sopenharmony_ci
92362306a36Sopenharmony_ci  (*) 컨트롤 의존성은 컨트롤 의존성을 갖는 if 문의 then 절과 else 절과 이 두 절
92462306a36Sopenharmony_ci      내에서 호출되는 함수들에만 적용됩니다.  컨트롤 의존성은 컨트롤 의존성을
92562306a36Sopenharmony_ci      갖는 if 문을 뒤따르는 코드에는 적용되지 -않습니다-.
92662306a36Sopenharmony_ci
92762306a36Sopenharmony_ci  (*) 컨트롤 의존성은 보통 다른 타입의 배리어들과 짝을 맞춰 사용됩니다.
92862306a36Sopenharmony_ci
92962306a36Sopenharmony_ci  (*) 컨트롤 의존성은 multicopy 원자성을 제공하지 -않습니다-.  모든 CPU 들이
93062306a36Sopenharmony_ci      특정 스토어를 동시에 보길 원한다면, smp_mb() 를 사용하세요.
93162306a36Sopenharmony_ci
93262306a36Sopenharmony_ci  (*) 컴파일러는 컨트롤 의존성을 이해하고 있지 않습니다.  따라서 컴파일러가
93362306a36Sopenharmony_ci      여러분의 코드를 망가뜨리지 않도록 하는건 여러분이 해야 하는 일입니다.
93462306a36Sopenharmony_ci
93562306a36Sopenharmony_ci
93662306a36Sopenharmony_ciSMP 배리어 짝맞추기
93762306a36Sopenharmony_ci--------------------
93862306a36Sopenharmony_ci
93962306a36Sopenharmony_ciCPU 간 상호작용을 다룰 때에 일부 타입의 메모리 배리어는 항상 짝을 맞춰
94062306a36Sopenharmony_ci사용되어야 합니다.  적절하게 짝을 맞추지 않은 코드는 사실상 에러에 가깝습니다.
94162306a36Sopenharmony_ci
94262306a36Sopenharmony_ci범용 배리어들은 범용 배리어끼리도 짝을 맞추지만 multicopy 원자성이 없는
94362306a36Sopenharmony_ci대부분의 다른 타입의 배리어들과도 짝을 맞춥니다.  ACQUIRE 배리어는 RELEASE
94462306a36Sopenharmony_ci배리어와 짝을 맞춥니다만, 둘 다 범용 배리어를 포함해 다른 배리어들과도 짝을
94562306a36Sopenharmony_ci맞출 수 있습니다.  쓰기 배리어는 주소 의존성 배리어나 컨트롤 의존성, ACQUIRE
94662306a36Sopenharmony_ci배리어, RELEASE 배리어, 읽기 배리어, 또는 범용 배리어와 짝을 맞춥니다.
94762306a36Sopenharmony_ci비슷하게 읽기 배리어나 컨트롤 의존성, 또는 주소 의존성 배리어는 쓰기 배리어나
94862306a36Sopenharmony_ciACQUIRE 배리어, RELEASE 배리어, 또는 범용 배리어와 짝을 맞추는데, 다음과
94962306a36Sopenharmony_ci같습니다:
95062306a36Sopenharmony_ci
95162306a36Sopenharmony_ci	CPU 1		      CPU 2
95262306a36Sopenharmony_ci	===============	      ===============
95362306a36Sopenharmony_ci	WRITE_ONCE(a, 1);
95462306a36Sopenharmony_ci	<쓰기 배리어>
95562306a36Sopenharmony_ci	WRITE_ONCE(b, 2);     x = READ_ONCE(b);
95662306a36Sopenharmony_ci			      <읽기 배리어>
95762306a36Sopenharmony_ci			      y = READ_ONCE(a);
95862306a36Sopenharmony_ci
95962306a36Sopenharmony_ci또는:
96062306a36Sopenharmony_ci
96162306a36Sopenharmony_ci	CPU 1		      CPU 2
96262306a36Sopenharmony_ci	===============	      ===============================
96362306a36Sopenharmony_ci	a = 1;
96462306a36Sopenharmony_ci	<쓰기 배리어>
96562306a36Sopenharmony_ci	WRITE_ONCE(b, &a);    x = READ_ONCE(b);
96662306a36Sopenharmony_ci			      <묵시적 주소 의존성 배리어>
96762306a36Sopenharmony_ci			      y = *x;
96862306a36Sopenharmony_ci
96962306a36Sopenharmony_ci또는:
97062306a36Sopenharmony_ci
97162306a36Sopenharmony_ci	CPU 1		      CPU 2
97262306a36Sopenharmony_ci	===============	      ===============================
97362306a36Sopenharmony_ci	r1 = READ_ONCE(y);
97462306a36Sopenharmony_ci	<범용 배리어>
97562306a36Sopenharmony_ci	WRITE_ONCE(x, 1);     if (r2 = READ_ONCE(x)) {
97662306a36Sopenharmony_ci			         <묵시적 컨트롤 의존성>
97762306a36Sopenharmony_ci			         WRITE_ONCE(y, 1);
97862306a36Sopenharmony_ci			      }
97962306a36Sopenharmony_ci
98062306a36Sopenharmony_ci	assert(r1 == 0 || r2 == 0);
98162306a36Sopenharmony_ci
98262306a36Sopenharmony_ci기본적으로, 여기서의 읽기 배리어는 "더 완화된" 타입일 순 있어도 항상 존재해야
98362306a36Sopenharmony_ci합니다.
98462306a36Sopenharmony_ci
98562306a36Sopenharmony_ci[!] 쓰기 배리어 앞의 스토어 오퍼레이션은 일반적으로 읽기 배리어나 주소 의존성
98662306a36Sopenharmony_ci배리어 뒤의 로드 오퍼레이션과 매치될 것이고, 반대도 마찬가지입니다:
98762306a36Sopenharmony_ci
98862306a36Sopenharmony_ci	CPU 1                               CPU 2
98962306a36Sopenharmony_ci	===================                 ===================
99062306a36Sopenharmony_ci	WRITE_ONCE(a, 1);    }----   --->{  v = READ_ONCE(c);
99162306a36Sopenharmony_ci	WRITE_ONCE(b, 2);    }    \ /    {  w = READ_ONCE(d);
99262306a36Sopenharmony_ci	<쓰기 배리어>              \        <읽기 배리어>
99362306a36Sopenharmony_ci	WRITE_ONCE(c, 3);    }    / \    {  x = READ_ONCE(a);
99462306a36Sopenharmony_ci	WRITE_ONCE(d, 4);    }----   --->{  y = READ_ONCE(b);
99562306a36Sopenharmony_ci
99662306a36Sopenharmony_ci
99762306a36Sopenharmony_ci메모리 배리어 시퀀스의 예
99862306a36Sopenharmony_ci-------------------------
99962306a36Sopenharmony_ci
100062306a36Sopenharmony_ci첫째, 쓰기 배리어는 스토어 오퍼레이션들의 부분적 순서 세우기로 동작합니다.
100162306a36Sopenharmony_ci아래의 이벤트 시퀀스를 보세요:
100262306a36Sopenharmony_ci
100362306a36Sopenharmony_ci	CPU 1
100462306a36Sopenharmony_ci	=======================
100562306a36Sopenharmony_ci	STORE A = 1
100662306a36Sopenharmony_ci	STORE B = 2
100762306a36Sopenharmony_ci	STORE C = 3
100862306a36Sopenharmony_ci	<쓰기 배리어>
100962306a36Sopenharmony_ci	STORE D = 4
101062306a36Sopenharmony_ci	STORE E = 5
101162306a36Sopenharmony_ci
101262306a36Sopenharmony_ci이 이벤트 시퀀스는 메모리 일관성 시스템에 원소끼리의 순서가 존재하지 않는 집합
101362306a36Sopenharmony_ci{ STORE A, STORE B, STORE C } 가 역시 원소끼리의 순서가 존재하지 않는 집합
101462306a36Sopenharmony_ci{ STORE D, STORE E } 보다 먼저 일어난 것으로 시스템의 나머지 요소들에 보이도록
101562306a36Sopenharmony_ci전달됩니다:
101662306a36Sopenharmony_ci
101762306a36Sopenharmony_ci	+-------+       :      :
101862306a36Sopenharmony_ci	|       |       +------+
101962306a36Sopenharmony_ci	|       |------>| C=3  |     }     /\
102062306a36Sopenharmony_ci	|       |  :    +------+     }-----  \  -----> 시스템의 나머지 요소에
102162306a36Sopenharmony_ci	|       |  :    | A=1  |     }        \/       보여질 수 있는 이벤트들
102262306a36Sopenharmony_ci	|       |  :    +------+     }
102362306a36Sopenharmony_ci	| CPU 1 |  :    | B=2  |     }
102462306a36Sopenharmony_ci	|       |       +------+     }
102562306a36Sopenharmony_ci	|       |   wwwwwwwwwwwwwwww }   <--- 여기서 쓰기 배리어는 배리어 앞의
102662306a36Sopenharmony_ci	|       |       +------+     }        모든 스토어가 배리어 뒤의 스토어
102762306a36Sopenharmony_ci	|       |  :    | E=5  |     }        전에 메모리 시스템에 전달되도록
102862306a36Sopenharmony_ci	|       |  :    +------+     }        합니다
102962306a36Sopenharmony_ci	|       |------>| D=4  |     }
103062306a36Sopenharmony_ci	|       |       +------+
103162306a36Sopenharmony_ci	+-------+       :      :
103262306a36Sopenharmony_ci	                   |
103362306a36Sopenharmony_ci	                   | CPU 1 에 의해 메모리 시스템에 전달되는
103462306a36Sopenharmony_ci	                   | 일련의 스토어 오퍼레이션들
103562306a36Sopenharmony_ci	                   V
103662306a36Sopenharmony_ci
103762306a36Sopenharmony_ci
103862306a36Sopenharmony_ci둘째, 주소 의존성 배리어는 데이터 의존적 로드 오퍼레이션들의 부분적 순서
103962306a36Sopenharmony_ci세우기로 동작합니다.  다음 일련의 이벤트들을 보세요:
104062306a36Sopenharmony_ci
104162306a36Sopenharmony_ci	CPU 1			CPU 2
104262306a36Sopenharmony_ci	=======================	=======================
104362306a36Sopenharmony_ci		{ B = 7; X = 9; Y = 8; C = &Y }
104462306a36Sopenharmony_ci	STORE A = 1
104562306a36Sopenharmony_ci	STORE B = 2
104662306a36Sopenharmony_ci	<쓰기 배리어>
104762306a36Sopenharmony_ci	STORE C = &B		LOAD X
104862306a36Sopenharmony_ci	STORE D = 4		LOAD C (gets &B)
104962306a36Sopenharmony_ci				LOAD *C (reads B)
105062306a36Sopenharmony_ci
105162306a36Sopenharmony_ci여기에 별다른 개입이 없다면, CPU 1 의 쓰기 배리어에도 불구하고 CPU 2 는 CPU 1
105262306a36Sopenharmony_ci의 이벤트들을 완전히 무작위적 순서로 인지하게 됩니다:
105362306a36Sopenharmony_ci
105462306a36Sopenharmony_ci	+-------+       :      :                :       :
105562306a36Sopenharmony_ci	|       |       +------+                +-------+  | CPU 2 에 인지되는
105662306a36Sopenharmony_ci	|       |------>| B=2  |-----       --->| Y->8  |  | 업데이트 이벤트
105762306a36Sopenharmony_ci	|       |  :    +------+     \          +-------+  | 시퀀스
105862306a36Sopenharmony_ci	| CPU 1 |  :    | A=1  |      \     --->| C->&Y |  V
105962306a36Sopenharmony_ci	|       |       +------+       |        +-------+
106062306a36Sopenharmony_ci	|       |   wwwwwwwwwwwwwwww   |        :       :
106162306a36Sopenharmony_ci	|       |       +------+       |        :       :
106262306a36Sopenharmony_ci	|       |  :    | C=&B |---    |        :       :       +-------+
106362306a36Sopenharmony_ci	|       |  :    +------+   \   |        +-------+       |       |
106462306a36Sopenharmony_ci	|       |------>| D=4  |    ----------->| C->&B |------>|       |
106562306a36Sopenharmony_ci	|       |       +------+       |        +-------+       |       |
106662306a36Sopenharmony_ci	+-------+       :      :       |        :       :       |       |
106762306a36Sopenharmony_ci	                               |        :       :       |       |
106862306a36Sopenharmony_ci	                               |        :       :       | CPU 2 |
106962306a36Sopenharmony_ci	                               |        +-------+       |       |
107062306a36Sopenharmony_ci	    분명히 잘못된        --->  |        | B->7  |------>|       |
107162306a36Sopenharmony_ci	    B 의 값 인지 (!)           |        +-------+       |       |
107262306a36Sopenharmony_ci	                               |        :       :       |       |
107362306a36Sopenharmony_ci	                               |        +-------+       |       |
107462306a36Sopenharmony_ci	    X 의 로드가 B 의    --->    \       | X->9  |------>|       |
107562306a36Sopenharmony_ci	    일관성 유지를                \      +-------+       |       |
107662306a36Sopenharmony_ci	    지연시킴                      ----->| B->2  |       +-------+
107762306a36Sopenharmony_ci	                                        +-------+
107862306a36Sopenharmony_ci	                                        :       :
107962306a36Sopenharmony_ci
108062306a36Sopenharmony_ci
108162306a36Sopenharmony_ci앞의 예에서, CPU 2 는 (B 의 값이 될) *C 의 값 읽기가 C 의 LOAD 뒤에 이어짐에도
108262306a36Sopenharmony_ciB 가 7 이라는 결과를 얻습니다.
108362306a36Sopenharmony_ci
108462306a36Sopenharmony_ci하지만, 만약 주소 의존성 배리어가 C 의 로드와 *C (즉, B) 의 로드 사이에
108562306a36Sopenharmony_ci있었다면:
108662306a36Sopenharmony_ci
108762306a36Sopenharmony_ci	CPU 1			CPU 2
108862306a36Sopenharmony_ci	=======================	=======================
108962306a36Sopenharmony_ci		{ B = 7; X = 9; Y = 8; C = &Y }
109062306a36Sopenharmony_ci	STORE A = 1
109162306a36Sopenharmony_ci	STORE B = 2
109262306a36Sopenharmony_ci	<쓰기 배리어>
109362306a36Sopenharmony_ci	STORE C = &B		LOAD X
109462306a36Sopenharmony_ci	STORE D = 4		LOAD C (gets &B)
109562306a36Sopenharmony_ci				<주소 의존성 배리어>
109662306a36Sopenharmony_ci				LOAD *C (reads B)
109762306a36Sopenharmony_ci
109862306a36Sopenharmony_ci다음과 같이 됩니다:
109962306a36Sopenharmony_ci
110062306a36Sopenharmony_ci	+-------+       :      :                :       :
110162306a36Sopenharmony_ci	|       |       +------+                +-------+
110262306a36Sopenharmony_ci	|       |------>| B=2  |-----       --->| Y->8  |
110362306a36Sopenharmony_ci	|       |  :    +------+     \          +-------+
110462306a36Sopenharmony_ci	| CPU 1 |  :    | A=1  |      \     --->| C->&Y |
110562306a36Sopenharmony_ci	|       |       +------+       |        +-------+
110662306a36Sopenharmony_ci	|       |   wwwwwwwwwwwwwwww   |        :       :
110762306a36Sopenharmony_ci	|       |       +------+       |        :       :
110862306a36Sopenharmony_ci	|       |  :    | C=&B |---    |        :       :       +-------+
110962306a36Sopenharmony_ci	|       |  :    +------+   \   |        +-------+       |       |
111062306a36Sopenharmony_ci	|       |------>| D=4  |    ----------->| C->&B |------>|       |
111162306a36Sopenharmony_ci	|       |       +------+       |        +-------+       |       |
111262306a36Sopenharmony_ci	+-------+       :      :       |        :       :       |       |
111362306a36Sopenharmony_ci	                               |        :       :       |       |
111462306a36Sopenharmony_ci	                               |        :       :       | CPU 2 |
111562306a36Sopenharmony_ci	                               |        +-------+       |       |
111662306a36Sopenharmony_ci	                               |        | X->9  |------>|       |
111762306a36Sopenharmony_ci	                               |        +-------+       |       |
111862306a36Sopenharmony_ci	  C 로의 스토어 앞의     --->   \   aaaaaaaaaaaaaaaaa   |       |
111962306a36Sopenharmony_ci	  모든 이벤트 결과가             \      +-------+       |       |
112062306a36Sopenharmony_ci	  뒤의 로드에게                   ----->| B->2  |------>|       |
112162306a36Sopenharmony_ci	  보이게 강제한다                       +-------+       |       |
112262306a36Sopenharmony_ci	                                        :       :       +-------+
112362306a36Sopenharmony_ci
112462306a36Sopenharmony_ci
112562306a36Sopenharmony_ci셋째, 읽기 배리어는 로드 오퍼레이션들에의 부분적 순서 세우기로 동작합니다.
112662306a36Sopenharmony_ci아래의 일련의 이벤트를 봅시다:
112762306a36Sopenharmony_ci
112862306a36Sopenharmony_ci	CPU 1			CPU 2
112962306a36Sopenharmony_ci	=======================	=======================
113062306a36Sopenharmony_ci		{ A = 0, B = 9 }
113162306a36Sopenharmony_ci	STORE A=1
113262306a36Sopenharmony_ci	<쓰기 배리어>
113362306a36Sopenharmony_ci	STORE B=2
113462306a36Sopenharmony_ci				LOAD B
113562306a36Sopenharmony_ci				LOAD A
113662306a36Sopenharmony_ci
113762306a36Sopenharmony_ciCPU 1 은 쓰기 배리어를 쳤지만, 별다른 개입이 없다면 CPU 2 는 CPU 1 에서 행해진
113862306a36Sopenharmony_ci이벤트의 결과를 무작위적 순서로 인지하게 됩니다.
113962306a36Sopenharmony_ci
114062306a36Sopenharmony_ci	+-------+       :      :                :       :
114162306a36Sopenharmony_ci	|       |       +------+                +-------+
114262306a36Sopenharmony_ci	|       |------>| A=1  |------      --->| A->0  |
114362306a36Sopenharmony_ci	|       |       +------+      \         +-------+
114462306a36Sopenharmony_ci	| CPU 1 |   wwwwwwwwwwwwwwww   \    --->| B->9  |
114562306a36Sopenharmony_ci	|       |       +------+        |       +-------+
114662306a36Sopenharmony_ci	|       |------>| B=2  |---     |       :       :
114762306a36Sopenharmony_ci	|       |       +------+   \    |       :       :       +-------+
114862306a36Sopenharmony_ci	+-------+       :      :    \   |       +-------+       |       |
114962306a36Sopenharmony_ci	                             ---------->| B->2  |------>|       |
115062306a36Sopenharmony_ci	                                |       +-------+       | CPU 2 |
115162306a36Sopenharmony_ci	                                |       | A->0  |------>|       |
115262306a36Sopenharmony_ci	                                |       +-------+       |       |
115362306a36Sopenharmony_ci	                                |       :       :       +-------+
115462306a36Sopenharmony_ci	                                 \      :       :
115562306a36Sopenharmony_ci	                                  \     +-------+
115662306a36Sopenharmony_ci	                                   ---->| A->1  |
115762306a36Sopenharmony_ci	                                        +-------+
115862306a36Sopenharmony_ci	                                        :       :
115962306a36Sopenharmony_ci
116062306a36Sopenharmony_ci
116162306a36Sopenharmony_ci하지만, 만약 읽기 배리어가 B 의 로드와 A 의 로드 사이에 존재한다면:
116262306a36Sopenharmony_ci
116362306a36Sopenharmony_ci	CPU 1			CPU 2
116462306a36Sopenharmony_ci	=======================	=======================
116562306a36Sopenharmony_ci		{ A = 0, B = 9 }
116662306a36Sopenharmony_ci	STORE A=1
116762306a36Sopenharmony_ci	<쓰기 배리어>
116862306a36Sopenharmony_ci	STORE B=2
116962306a36Sopenharmony_ci				LOAD B
117062306a36Sopenharmony_ci				<읽기 배리어>
117162306a36Sopenharmony_ci				LOAD A
117262306a36Sopenharmony_ci
117362306a36Sopenharmony_ciCPU 1 에 의해 만들어진 부분적 순서가 CPU 2 에도 그대로 인지됩니다:
117462306a36Sopenharmony_ci
117562306a36Sopenharmony_ci	+-------+       :      :                :       :
117662306a36Sopenharmony_ci	|       |       +------+                +-------+
117762306a36Sopenharmony_ci	|       |------>| A=1  |------      --->| A->0  |
117862306a36Sopenharmony_ci	|       |       +------+      \         +-------+
117962306a36Sopenharmony_ci	| CPU 1 |   wwwwwwwwwwwwwwww   \    --->| B->9  |
118062306a36Sopenharmony_ci	|       |       +------+        |       +-------+
118162306a36Sopenharmony_ci	|       |------>| B=2  |---     |       :       :
118262306a36Sopenharmony_ci	|       |       +------+   \    |       :       :       +-------+
118362306a36Sopenharmony_ci	+-------+       :      :    \   |       +-------+       |       |
118462306a36Sopenharmony_ci	                             ---------->| B->2  |------>|       |
118562306a36Sopenharmony_ci	                                |       +-------+       | CPU 2 |
118662306a36Sopenharmony_ci	                                |       :       :       |       |
118762306a36Sopenharmony_ci	                                |       :       :       |       |
118862306a36Sopenharmony_ci	  여기서 읽기 배리어는   ---->   \  rrrrrrrrrrrrrrrrr   |       |
118962306a36Sopenharmony_ci	  B 로의 스토어 전의              \     +-------+       |       |
119062306a36Sopenharmony_ci	  모든 결과를 CPU 2 에             ---->| A->1  |------>|       |
119162306a36Sopenharmony_ci	  보이도록 한다                         +-------+       |       |
119262306a36Sopenharmony_ci	                                        :       :       +-------+
119362306a36Sopenharmony_ci
119462306a36Sopenharmony_ci
119562306a36Sopenharmony_ci더 완벽한 설명을 위해, A 의 로드가 읽기 배리어 앞과 뒤에 있으면 어떻게 될지
119662306a36Sopenharmony_ci생각해 봅시다:
119762306a36Sopenharmony_ci
119862306a36Sopenharmony_ci	CPU 1			CPU 2
119962306a36Sopenharmony_ci	=======================	=======================
120062306a36Sopenharmony_ci		{ A = 0, B = 9 }
120162306a36Sopenharmony_ci	STORE A=1
120262306a36Sopenharmony_ci	<쓰기 배리어>
120362306a36Sopenharmony_ci	STORE B=2
120462306a36Sopenharmony_ci				LOAD B
120562306a36Sopenharmony_ci				LOAD A [first load of A]
120662306a36Sopenharmony_ci				<읽기 배리어>
120762306a36Sopenharmony_ci				LOAD A [second load of A]
120862306a36Sopenharmony_ci
120962306a36Sopenharmony_ciA 의 로드 두개가 모두 B 의 로드 뒤에 있지만, 서로 다른 값을 얻어올 수
121062306a36Sopenharmony_ci있습니다:
121162306a36Sopenharmony_ci
121262306a36Sopenharmony_ci	+-------+       :      :                :       :
121362306a36Sopenharmony_ci	|       |       +------+                +-------+
121462306a36Sopenharmony_ci	|       |------>| A=1  |------      --->| A->0  |
121562306a36Sopenharmony_ci	|       |       +------+      \         +-------+
121662306a36Sopenharmony_ci	| CPU 1 |   wwwwwwwwwwwwwwww   \    --->| B->9  |
121762306a36Sopenharmony_ci	|       |       +------+        |       +-------+
121862306a36Sopenharmony_ci	|       |------>| B=2  |---     |       :       :
121962306a36Sopenharmony_ci	|       |       +------+   \    |       :       :       +-------+
122062306a36Sopenharmony_ci	+-------+       :      :    \   |       +-------+       |       |
122162306a36Sopenharmony_ci	                             ---------->| B->2  |------>|       |
122262306a36Sopenharmony_ci	                                |       +-------+       | CPU 2 |
122362306a36Sopenharmony_ci	                                |       :       :       |       |
122462306a36Sopenharmony_ci	                                |       :       :       |       |
122562306a36Sopenharmony_ci	                                |       +-------+       |       |
122662306a36Sopenharmony_ci	                                |       | A->0  |------>| 1st   |
122762306a36Sopenharmony_ci	                                |       +-------+       |       |
122862306a36Sopenharmony_ci	  여기서 읽기 배리어는   ---->   \  rrrrrrrrrrrrrrrrr   |       |
122962306a36Sopenharmony_ci	  B 로의 스토어 전의              \     +-------+       |       |
123062306a36Sopenharmony_ci	  모든 결과를 CPU 2 에             ---->| A->1  |------>| 2nd   |
123162306a36Sopenharmony_ci	  보이도록 한다                         +-------+       |       |
123262306a36Sopenharmony_ci	                                        :       :       +-------+
123362306a36Sopenharmony_ci
123462306a36Sopenharmony_ci
123562306a36Sopenharmony_ci하지만 CPU 1 에서의 A 업데이트는 읽기 배리어가 완료되기 전에도 보일 수도
123662306a36Sopenharmony_ci있긴 합니다:
123762306a36Sopenharmony_ci
123862306a36Sopenharmony_ci	+-------+       :      :                :       :
123962306a36Sopenharmony_ci	|       |       +------+                +-------+
124062306a36Sopenharmony_ci	|       |------>| A=1  |------      --->| A->0  |
124162306a36Sopenharmony_ci	|       |       +------+      \         +-------+
124262306a36Sopenharmony_ci	| CPU 1 |   wwwwwwwwwwwwwwww   \    --->| B->9  |
124362306a36Sopenharmony_ci	|       |       +------+        |       +-------+
124462306a36Sopenharmony_ci	|       |------>| B=2  |---     |       :       :
124562306a36Sopenharmony_ci	|       |       +------+   \    |       :       :       +-------+
124662306a36Sopenharmony_ci	+-------+       :      :    \   |       +-------+       |       |
124762306a36Sopenharmony_ci	                             ---------->| B->2  |------>|       |
124862306a36Sopenharmony_ci	                                |       +-------+       | CPU 2 |
124962306a36Sopenharmony_ci	                                |       :       :       |       |
125062306a36Sopenharmony_ci	                                 \      :       :       |       |
125162306a36Sopenharmony_ci	                                  \     +-------+       |       |
125262306a36Sopenharmony_ci	                                   ---->| A->1  |------>| 1st   |
125362306a36Sopenharmony_ci	                                        +-------+       |       |
125462306a36Sopenharmony_ci	                                    rrrrrrrrrrrrrrrrr   |       |
125562306a36Sopenharmony_ci	                                        +-------+       |       |
125662306a36Sopenharmony_ci	                                        | A->1  |------>| 2nd   |
125762306a36Sopenharmony_ci	                                        +-------+       |       |
125862306a36Sopenharmony_ci	                                        :       :       +-------+
125962306a36Sopenharmony_ci
126062306a36Sopenharmony_ci
126162306a36Sopenharmony_ci여기서 보장되는 건, 만약 B 의 로드가 B == 2 라는 결과를 봤다면, A 에의 두번째
126262306a36Sopenharmony_ci로드는 항상 A == 1 을 보게 될 것이라는 겁니다.  A 에의 첫번째 로드에는 그런
126362306a36Sopenharmony_ci보장이 없습니다; A == 0 이거나 A == 1 이거나 둘 중 하나의 결과를 보게 될겁니다.
126462306a36Sopenharmony_ci
126562306a36Sopenharmony_ci
126662306a36Sopenharmony_ci읽기 메모리 배리어 VS 로드 예측
126762306a36Sopenharmony_ci-------------------------------
126862306a36Sopenharmony_ci
126962306a36Sopenharmony_ci많은 CPU들이 로드를 예측적으로 (speculatively) 합니다: 어떤 데이터를 메모리에서
127062306a36Sopenharmony_ci로드해야 하게 될지 예측을 했다면, 해당 데이터를 로드하는 인스트럭션을 실제로는
127162306a36Sopenharmony_ci아직 만나지 않았더라도 다른 로드 작업이 없어 버스 (bus) 가 아무 일도 하고 있지
127262306a36Sopenharmony_ci않다면, 그 데이터를 로드합니다.  이후에 실제 로드 인스트럭션이 실행되면 CPU 가
127362306a36Sopenharmony_ci이미 그 값을 가지고 있기 때문에 그 로드 인스트럭션은 즉시 완료됩니다.
127462306a36Sopenharmony_ci
127562306a36Sopenharmony_ci해당 CPU 는 실제로는 그 값이 필요치 않았다는 사실이 나중에 드러날 수도 있는데 -
127662306a36Sopenharmony_ci해당 로드 인스트럭션이 브랜치로 우회되거나 했을 수 있겠죠 - , 그렇게 되면 앞서
127762306a36Sopenharmony_ci읽어둔 값을 버리거나 나중의 사용을 위해 캐시에 넣어둘 수 있습니다.
127862306a36Sopenharmony_ci
127962306a36Sopenharmony_ci다음을 생각해 봅시다:
128062306a36Sopenharmony_ci
128162306a36Sopenharmony_ci	CPU 1			CPU 2
128262306a36Sopenharmony_ci	=======================	=======================
128362306a36Sopenharmony_ci				LOAD B
128462306a36Sopenharmony_ci				DIVIDE		} 나누기 명령은 일반적으로
128562306a36Sopenharmony_ci				DIVIDE		} 긴 시간을 필요로 합니다
128662306a36Sopenharmony_ci				LOAD A
128762306a36Sopenharmony_ci
128862306a36Sopenharmony_ci는 이렇게 될 수 있습니다:
128962306a36Sopenharmony_ci
129062306a36Sopenharmony_ci	                                        :       :       +-------+
129162306a36Sopenharmony_ci	                                        +-------+       |       |
129262306a36Sopenharmony_ci	                                    --->| B->2  |------>|       |
129362306a36Sopenharmony_ci	                                        +-------+       | CPU 2 |
129462306a36Sopenharmony_ci	                                        :       :DIVIDE |       |
129562306a36Sopenharmony_ci	                                        +-------+       |       |
129662306a36Sopenharmony_ci	나누기 하느라 바쁜       --->       --->| A->0  |~~~~   |       |
129762306a36Sopenharmony_ci	CPU 는 A 의 LOAD 를                     +-------+   ~   |       |
129862306a36Sopenharmony_ci	예측해서 수행한다                       :       :   ~   |       |
129962306a36Sopenharmony_ci	                                        :       :DIVIDE |       |
130062306a36Sopenharmony_ci	                                        :       :   ~   |       |
130162306a36Sopenharmony_ci	나누기가 끝나면       --->     --->     :       :   ~-->|       |
130262306a36Sopenharmony_ci	CPU 는 해당 LOAD 를                     :       :       |       |
130362306a36Sopenharmony_ci	즉각 완료한다                           :       :       +-------+
130462306a36Sopenharmony_ci
130562306a36Sopenharmony_ci
130662306a36Sopenharmony_ci읽기 배리어나 주소 의존성 배리어를 두번째 로드 직전에 놓는다면:
130762306a36Sopenharmony_ci
130862306a36Sopenharmony_ci	CPU 1			CPU 2
130962306a36Sopenharmony_ci	=======================	=======================
131062306a36Sopenharmony_ci				LOAD B
131162306a36Sopenharmony_ci				DIVIDE
131262306a36Sopenharmony_ci				DIVIDE
131362306a36Sopenharmony_ci				<읽기 배리어>
131462306a36Sopenharmony_ci				LOAD A
131562306a36Sopenharmony_ci
131662306a36Sopenharmony_ci예측으로 얻어진 값은 사용된 배리어의 타입에 따라서 해당 값이 옳은지 검토되게
131762306a36Sopenharmony_ci됩니다.  만약 해당 메모리 영역에 변화가 없었다면, 예측으로 얻어두었던 값이
131862306a36Sopenharmony_ci사용됩니다:
131962306a36Sopenharmony_ci
132062306a36Sopenharmony_ci	                                        :       :       +-------+
132162306a36Sopenharmony_ci	                                        +-------+       |       |
132262306a36Sopenharmony_ci	                                    --->| B->2  |------>|       |
132362306a36Sopenharmony_ci	                                        +-------+       | CPU 2 |
132462306a36Sopenharmony_ci	                                        :       :DIVIDE |       |
132562306a36Sopenharmony_ci	                                        +-------+       |       |
132662306a36Sopenharmony_ci	나누기 하느라 바쁜       --->       --->| A->0  |~~~~   |       |
132762306a36Sopenharmony_ci	CPU 는 A 의 LOAD 를                     +-------+   ~   |       |
132862306a36Sopenharmony_ci	예측한다                                :       :   ~   |       |
132962306a36Sopenharmony_ci	                                        :       :DIVIDE |       |
133062306a36Sopenharmony_ci	                                        :       :   ~   |       |
133162306a36Sopenharmony_ci	                                        :       :   ~   |       |
133262306a36Sopenharmony_ci	                                    rrrrrrrrrrrrrrrr~   |       |
133362306a36Sopenharmony_ci	                                        :       :   ~   |       |
133462306a36Sopenharmony_ci	                                        :       :   ~-->|       |
133562306a36Sopenharmony_ci	                                        :       :       |       |
133662306a36Sopenharmony_ci	                                        :       :       +-------+
133762306a36Sopenharmony_ci
133862306a36Sopenharmony_ci
133962306a36Sopenharmony_ci하지만 다른 CPU 에서 업데이트나 무효화가 있었다면, 그 예측은 무효화되고 그 값은
134062306a36Sopenharmony_ci다시 읽혀집니다:
134162306a36Sopenharmony_ci
134262306a36Sopenharmony_ci	                                        :       :       +-------+
134362306a36Sopenharmony_ci	                                        +-------+       |       |
134462306a36Sopenharmony_ci	                                    --->| B->2  |------>|       |
134562306a36Sopenharmony_ci	                                        +-------+       | CPU 2 |
134662306a36Sopenharmony_ci	                                        :       :DIVIDE |       |
134762306a36Sopenharmony_ci	                                        +-------+       |       |
134862306a36Sopenharmony_ci	나누기 하느라 바쁜       --->       --->| A->0  |~~~~   |       |
134962306a36Sopenharmony_ci	CPU 는 A 의 LOAD 를                     +-------+   ~   |       |
135062306a36Sopenharmony_ci	예측한다                                :       :   ~   |       |
135162306a36Sopenharmony_ci	                                        :       :DIVIDE |       |
135262306a36Sopenharmony_ci	                                        :       :   ~   |       |
135362306a36Sopenharmony_ci	                                        :       :   ~   |       |
135462306a36Sopenharmony_ci	                                    rrrrrrrrrrrrrrrrr   |       |
135562306a36Sopenharmony_ci	                                        +-------+       |       |
135662306a36Sopenharmony_ci	예측성 동작은 무효화 되고    --->   --->| A->1  |------>|       |
135762306a36Sopenharmony_ci	업데이트된 값이 다시 읽혀진다           +-------+       |       |
135862306a36Sopenharmony_ci	                                        :       :       +-------+
135962306a36Sopenharmony_ci
136062306a36Sopenharmony_ci
136162306a36Sopenharmony_ciMULTICOPY 원자성
136262306a36Sopenharmony_ci----------------
136362306a36Sopenharmony_ci
136462306a36Sopenharmony_ciMulticopy 원자성은 실제의 컴퓨터 시스템에서 항상 제공되지는 않는, 순서 맞추기에
136562306a36Sopenharmony_ci대한 상당히 직관적인 개념으로, 특정 스토어가 모든 CPU 들에게 동시에 보여지게
136662306a36Sopenharmony_ci됨을, 달리 말하자면 모든 CPU 들이 모든 스토어들이 보여지는 순서를 동의하게 되는
136762306a36Sopenharmony_ci것입니다.  하지만, 완전한 multicopy 원자성의 사용은 가치있는 하드웨어
136862306a36Sopenharmony_ci최적화들을 무능하게 만들어버릴 수 있어서, 보다 완화된 형태의 ``다른 multicopy
136962306a36Sopenharmony_ci원자성'' 라는 이름의, 특정 스토어가 모든 -다른- CPU 들에게는 동시에 보여지게
137062306a36Sopenharmony_ci하는 보장을 대신 제공합니다.  이 문서의 뒷부분들은 이 완화된 형태에 대해 논하게
137162306a36Sopenharmony_ci됩니다만, 단순히 ``multicopy 원자성'' 이라고 부르겠습니다.
137262306a36Sopenharmony_ci
137362306a36Sopenharmony_ci다음의 예가 multicopy 원자성을 보입니다:
137462306a36Sopenharmony_ci
137562306a36Sopenharmony_ci	CPU 1			CPU 2			CPU 3
137662306a36Sopenharmony_ci	=======================	=======================	=======================
137762306a36Sopenharmony_ci		{ X = 0, Y = 0 }
137862306a36Sopenharmony_ci	STORE X=1		r1=LOAD X (reads 1)	LOAD Y (reads 1)
137962306a36Sopenharmony_ci				<범용 배리어>		<읽기 배리어>
138062306a36Sopenharmony_ci				STORE Y=r1		LOAD X
138162306a36Sopenharmony_ci
138262306a36Sopenharmony_ciCPU 2 의 Y 로의 스토어에 사용되는 X 로드의 결과가 1 이었고 CPU 3 의 Y 로드가
138362306a36Sopenharmony_ci1을 리턴했다고 해봅시다.  이는 CPU 1 의 X 로의 스토어가 CPU 2 의 X 로부터의
138462306a36Sopenharmony_ci로드를 앞서고 CPU 2 의 Y 로의 스토어가 CPU 3 의 Y 로부터의 로드를 앞섬을
138562306a36Sopenharmony_ci의미합니다.  또한, 여기서의 메모리 배리어들은 CPU 2 가 자신의 로드를 자신의
138662306a36Sopenharmony_ci스토어 전에 수행하고, CPU 3 가 Y 로부터의 로드를 X 로부터의 로드 전에 수행함을
138762306a36Sopenharmony_ci보장합니다.  그럼 "CPU 3 의 X 로부터의 로드는 0 을 리턴할 수 있을까요?"
138862306a36Sopenharmony_ci
138962306a36Sopenharmony_ciCPU 3 의 X 로드가 CPU 2 의 로드보다 뒤에 이루어졌으므로, CPU 3 의 X 로부터의
139062306a36Sopenharmony_ci로드는 1 을 리턴한다고 예상하는게 당연합니다.  이런 예상은 multicopy
139162306a36Sopenharmony_ci원자성으로부터 나옵니다: CPU B 에서 수행된 로드가 CPU A 의 같은 변수로부터의
139262306a36Sopenharmony_ci로드를 뒤따른다면 (그리고 CPU A 가 자신이 읽은 값으로 먼저 해당 변수에 스토어
139362306a36Sopenharmony_ci하지 않았다면) multicopy 원자성을 제공하는 시스템에서는, CPU B 의 로드가 CPU A
139462306a36Sopenharmony_ci의 로드와 같은 값 또는 그 나중 값을 리턴해야만 합니다.  하지만, 리눅스 커널은
139562306a36Sopenharmony_ci시스템들이 multicopy 원자성을 제공할 것을 요구하지 않습니다.
139662306a36Sopenharmony_ci
139762306a36Sopenharmony_ci앞의 범용 메모리 배리어의 사용은 모든 multicopy 원자성의 부족을 보상해줍니다.
139862306a36Sopenharmony_ci앞의 예에서, CPU 2 의 X 로부터의 로드가 1 을 리턴했고 CPU 3 의 Y 로부터의
139962306a36Sopenharmony_ci로드가 1 을 리턴했다면, CPU 3 의 X 로부터의 로드는 1을 리턴해야만 합니다.
140062306a36Sopenharmony_ci
140162306a36Sopenharmony_ci하지만, 의존성, 읽기 배리어, 쓰기 배리어는 항상 non-multicopy 원자성을 보상해
140262306a36Sopenharmony_ci주지는 않습니다.  예를 들어, CPU 2 의 범용 배리어가 앞의 예에서 사라져서
140362306a36Sopenharmony_ci아래처럼 데이터 의존성만 남게 되었다고 해봅시다:
140462306a36Sopenharmony_ci
140562306a36Sopenharmony_ci	CPU 1			CPU 2			CPU 3
140662306a36Sopenharmony_ci	=======================	=======================	=======================
140762306a36Sopenharmony_ci		{ X = 0, Y = 0 }
140862306a36Sopenharmony_ci	STORE X=1		r1=LOAD X (reads 1)	LOAD Y (reads 1)
140962306a36Sopenharmony_ci				<데이터 의존성>		<읽기 배리어>
141062306a36Sopenharmony_ci				STORE Y=r1		LOAD X (reads 0)
141162306a36Sopenharmony_ci
141262306a36Sopenharmony_ci이 변화는 non-multicopy 원자성이 만연하게 합니다: 이 예에서, CPU 2 의 X
141362306a36Sopenharmony_ci로부터의 로드가 1을 리턴하고, CPU 3 의 Y 로부터의 로드가 1 을 리턴하는데, CPU 3
141462306a36Sopenharmony_ci의 X 로부터의 로드가 0 을 리턴하는게 완전히 합법적입니다.
141562306a36Sopenharmony_ci
141662306a36Sopenharmony_ci핵심은, CPU 2 의 데이터 의존성이 자신의 로드와 스토어를 순서짓지만, CPU 1 의
141762306a36Sopenharmony_ci스토어에 대한 순서는 보장하지 않는다는 것입니다.  따라서, 이 예제가 CPU 1 과
141862306a36Sopenharmony_ciCPU 2 가 스토어 버퍼나 한 수준의 캐시를 공유하는, multicopy 원자성을 제공하지
141962306a36Sopenharmony_ci않는 시스템에서 수행된다면 CPU 2 는 CPU 1 의 쓰기에 이른 접근을 할 수도
142062306a36Sopenharmony_ci있습니다.  따라서, 모든 CPU 들이 여러 접근들의 조합된 순서에 대해서 동의하게
142162306a36Sopenharmony_ci하기 위해서는 범용 배리어가 필요합니다.
142262306a36Sopenharmony_ci
142362306a36Sopenharmony_ci범용 배리어는 non-multicopy 원자성만 보상할 수 있는게 아니라, -모든- CPU 들이
142462306a36Sopenharmony_ci-모든- 오퍼레이션들의 순서를 동일하게 인식하게 하는 추가적인 순서 보장을
142562306a36Sopenharmony_ci만들어냅니다.  반대로, release-acquire 짝의 연결은 이런 추가적인 순서는
142662306a36Sopenharmony_ci제공하지 않는데, 해당 연결에 들어있는 CPU 들만이 메모리 접근의 조합된 순서에
142762306a36Sopenharmony_ci대해 동의할 것으로 보장됨을 의미합니다.  예를 들어, 존경스런 Herman Hollerith
142862306a36Sopenharmony_ci의 코드를 C 코드로 변환하면:
142962306a36Sopenharmony_ci
143062306a36Sopenharmony_ci	int u, v, x, y, z;
143162306a36Sopenharmony_ci
143262306a36Sopenharmony_ci	void cpu0(void)
143362306a36Sopenharmony_ci	{
143462306a36Sopenharmony_ci		r0 = smp_load_acquire(&x);
143562306a36Sopenharmony_ci		WRITE_ONCE(u, 1);
143662306a36Sopenharmony_ci		smp_store_release(&y, 1);
143762306a36Sopenharmony_ci	}
143862306a36Sopenharmony_ci
143962306a36Sopenharmony_ci	void cpu1(void)
144062306a36Sopenharmony_ci	{
144162306a36Sopenharmony_ci		r1 = smp_load_acquire(&y);
144262306a36Sopenharmony_ci		r4 = READ_ONCE(v);
144362306a36Sopenharmony_ci		r5 = READ_ONCE(u);
144462306a36Sopenharmony_ci		smp_store_release(&z, 1);
144562306a36Sopenharmony_ci	}
144662306a36Sopenharmony_ci
144762306a36Sopenharmony_ci	void cpu2(void)
144862306a36Sopenharmony_ci	{
144962306a36Sopenharmony_ci		r2 = smp_load_acquire(&z);
145062306a36Sopenharmony_ci		smp_store_release(&x, 1);
145162306a36Sopenharmony_ci	}
145262306a36Sopenharmony_ci
145362306a36Sopenharmony_ci	void cpu3(void)
145462306a36Sopenharmony_ci	{
145562306a36Sopenharmony_ci		WRITE_ONCE(v, 1);
145662306a36Sopenharmony_ci		smp_mb();
145762306a36Sopenharmony_ci		r3 = READ_ONCE(u);
145862306a36Sopenharmony_ci	}
145962306a36Sopenharmony_ci
146062306a36Sopenharmony_cicpu0(), cpu1(), 그리고 cpu2() 는 smp_store_release()/smp_load_acquire() 쌍의
146162306a36Sopenharmony_ci연결에 참여되어 있으므로, 다음과 같은 결과는 나오지 않을 겁니다:
146262306a36Sopenharmony_ci
146362306a36Sopenharmony_ci	r0 == 1 && r1 == 1 && r2 == 1
146462306a36Sopenharmony_ci
146562306a36Sopenharmony_ci더 나아가서, cpu0() 와 cpu1() 사이의 release-acquire 관계로 인해, cpu1() 은
146662306a36Sopenharmony_cicpu0() 의 쓰기를 봐야만 하므로, 다음과 같은 결과도 없을 겁니다:
146762306a36Sopenharmony_ci
146862306a36Sopenharmony_ci	r1 == 1 && r5 == 0
146962306a36Sopenharmony_ci
147062306a36Sopenharmony_ci하지만, release-acquire 에 의해 제공되는 순서는 해당 연결에 동참한 CPU 들에만
147162306a36Sopenharmony_ci적용되므로 cpu3() 에, 적어도 스토어들 외에는 적용되지 않습니다.  따라서, 다음과
147262306a36Sopenharmony_ci같은 결과가 가능합니다:
147362306a36Sopenharmony_ci
147462306a36Sopenharmony_ci	r0 == 0 && r1 == 1 && r2 == 1 && r3 == 0 && r4 == 0
147562306a36Sopenharmony_ci
147662306a36Sopenharmony_ci비슷하게, 다음과 같은 결과도 가능합니다:
147762306a36Sopenharmony_ci
147862306a36Sopenharmony_ci	r0 == 0 && r1 == 1 && r2 == 1 && r3 == 0 && r4 == 0 && r5 == 1
147962306a36Sopenharmony_ci
148062306a36Sopenharmony_cicpu0(), cpu1(), 그리고 cpu2() 는 그들의 읽기와 쓰기를 순서대로 보게 되지만,
148162306a36Sopenharmony_cirelease-acquire 체인에 관여되지 않은 CPU 들은 그 순서에 이견을 가질 수
148262306a36Sopenharmony_ci있습니다.  이런 이견은 smp_load_acquire() 와 smp_store_release() 의 구현에
148362306a36Sopenharmony_ci사용되는 완화된 메모리 배리어 인스트럭션들은 항상 배리어 앞의 스토어들을 뒤의
148462306a36Sopenharmony_ci로드들에 앞세울 필요는 없다는 사실에서 기인합니다.  이 말은 cpu3() 는 cpu0() 의
148562306a36Sopenharmony_ciu 로의 스토어를 cpu1() 의 v 로부터의 로드 뒤에 일어난 것으로 볼 수 있다는
148662306a36Sopenharmony_ci뜻입니다, cpu0() 와 cpu1() 은 이 두 오퍼레이션이 의도된 순서대로 일어났음에
148762306a36Sopenharmony_ci모두 동의하는데도 말입니다.
148862306a36Sopenharmony_ci
148962306a36Sopenharmony_ci하지만, smp_load_acquire() 는 마술이 아님을 명심하시기 바랍니다.  구체적으로,
149062306a36Sopenharmony_ci이 함수는 단순히 순서 규칙을 지키며 인자로부터의 읽기를 수행합니다.  이것은
149162306a36Sopenharmony_ci어떤 특정한 값이 읽힐 것인지는 보장하지 -않습니다-.  따라서, 다음과 같은 결과도
149262306a36Sopenharmony_ci가능합니다:
149362306a36Sopenharmony_ci
149462306a36Sopenharmony_ci	r0 == 0 && r1 == 0 && r2 == 0 && r5 == 0
149562306a36Sopenharmony_ci
149662306a36Sopenharmony_ci이런 결과는 어떤 것도 재배치 되지 않는, 순차적 일관성을 가진 가상의
149762306a36Sopenharmony_ci시스템에서도 일어날 수 있음을 기억해 두시기 바랍니다.
149862306a36Sopenharmony_ci
149962306a36Sopenharmony_ci다시 말하지만, 당신의 코드가 모든 오퍼레이션들의 완전한 순서를 필요로 한다면,
150062306a36Sopenharmony_ci범용 배리어를 사용하십시오.
150162306a36Sopenharmony_ci
150262306a36Sopenharmony_ci
150362306a36Sopenharmony_ci==================
150462306a36Sopenharmony_ci명시적 커널 배리어
150562306a36Sopenharmony_ci==================
150662306a36Sopenharmony_ci
150762306a36Sopenharmony_ci리눅스 커널은 서로 다른 단계에서 동작하는 다양한 배리어들을 가지고 있습니다:
150862306a36Sopenharmony_ci
150962306a36Sopenharmony_ci  (*) 컴파일러 배리어.
151062306a36Sopenharmony_ci
151162306a36Sopenharmony_ci  (*) CPU 메모리 배리어.
151262306a36Sopenharmony_ci
151362306a36Sopenharmony_ci
151462306a36Sopenharmony_ci컴파일러 배리어
151562306a36Sopenharmony_ci---------------
151662306a36Sopenharmony_ci
151762306a36Sopenharmony_ci리눅스 커널은 컴파일러가 메모리 액세스를 재배치 하는 것을 막아주는 명시적인
151862306a36Sopenharmony_ci컴파일러 배리어를 가지고 있습니다:
151962306a36Sopenharmony_ci
152062306a36Sopenharmony_ci	barrier();
152162306a36Sopenharmony_ci
152262306a36Sopenharmony_ci이건 범용 배리어입니다 -- barrier() 의 읽기-읽기 나 쓰기-쓰기 변종은 없습니다.
152362306a36Sopenharmony_ci하지만, READ_ONCE() 와 WRITE_ONCE() 는 특정 액세스들에 대해서만 동작하는
152462306a36Sopenharmony_cibarrier() 의 완화된 형태로 볼 수 있습니다.
152562306a36Sopenharmony_ci
152662306a36Sopenharmony_cibarrier() 함수는 다음과 같은 효과를 갖습니다:
152762306a36Sopenharmony_ci
152862306a36Sopenharmony_ci (*) 컴파일러가 barrier() 뒤의 액세스들이 barrier() 앞의 액세스보다 앞으로
152962306a36Sopenharmony_ci     재배치되지 못하게 합니다.  예를 들어, 인터럽트 핸들러 코드와 인터럽트 당한
153062306a36Sopenharmony_ci     코드 사이의 통신을 신중히 하기 위해 사용될 수 있습니다.
153162306a36Sopenharmony_ci
153262306a36Sopenharmony_ci (*) 루프에서, 컴파일러가 루프 조건에 사용된 변수를 매 이터레이션마다
153362306a36Sopenharmony_ci     메모리에서 로드하지 않아도 되도록 최적화 하는걸 방지합니다.
153462306a36Sopenharmony_ci
153562306a36Sopenharmony_ciREAD_ONCE() 와 WRITE_ONCE() 함수는 싱글 쓰레드 코드에서는 문제 없지만 동시성이
153662306a36Sopenharmony_ci있는 코드에서는 문제가 될 수 있는 모든 최적화를 막습니다.  이런 류의 최적화에
153762306a36Sopenharmony_ci대한 예를 몇가지 들어보면 다음과 같습니다:
153862306a36Sopenharmony_ci
153962306a36Sopenharmony_ci (*) 컴파일러는 같은 변수에 대한 로드와 스토어를 재배치 할 수 있고, 어떤
154062306a36Sopenharmony_ci     경우에는 CPU가 같은 변수로부터의 로드들을 재배치할 수도 있습니다.  이는
154162306a36Sopenharmony_ci     다음의 코드가:
154262306a36Sopenharmony_ci
154362306a36Sopenharmony_ci	a[0] = x;
154462306a36Sopenharmony_ci	a[1] = x;
154562306a36Sopenharmony_ci
154662306a36Sopenharmony_ci     x 의 예전 값이 a[1] 에, 새 값이 a[0] 에 있게 할 수 있다는 뜻입니다.
154762306a36Sopenharmony_ci     컴파일러와 CPU가 이런 일을 못하게 하려면 다음과 같이 해야 합니다:
154862306a36Sopenharmony_ci
154962306a36Sopenharmony_ci	a[0] = READ_ONCE(x);
155062306a36Sopenharmony_ci	a[1] = READ_ONCE(x);
155162306a36Sopenharmony_ci
155262306a36Sopenharmony_ci     즉, READ_ONCE() 와 WRITE_ONCE() 는 여러 CPU 에서 하나의 변수에 가해지는
155362306a36Sopenharmony_ci     액세스들에 캐시 일관성을 제공합니다.
155462306a36Sopenharmony_ci
155562306a36Sopenharmony_ci (*) 컴파일러는 같은 변수에 대한 연속적인 로드들을 병합할 수 있습니다.  그런
155662306a36Sopenharmony_ci     병합 작업으로 컴파일러는 다음의 코드를:
155762306a36Sopenharmony_ci
155862306a36Sopenharmony_ci	while (tmp = a)
155962306a36Sopenharmony_ci		do_something_with(tmp);
156062306a36Sopenharmony_ci
156162306a36Sopenharmony_ci     다음과 같이, 싱글 쓰레드 코드에서는 말이 되지만 개발자의 의도와 전혀 맞지
156262306a36Sopenharmony_ci     않는 방향으로 "최적화" 할 수 있습니다:
156362306a36Sopenharmony_ci
156462306a36Sopenharmony_ci	if (tmp = a)
156562306a36Sopenharmony_ci		for (;;)
156662306a36Sopenharmony_ci			do_something_with(tmp);
156762306a36Sopenharmony_ci
156862306a36Sopenharmony_ci     컴파일러가 이런 짓을 하지 못하게 하려면 READ_ONCE() 를 사용하세요:
156962306a36Sopenharmony_ci
157062306a36Sopenharmony_ci	while (tmp = READ_ONCE(a))
157162306a36Sopenharmony_ci		do_something_with(tmp);
157262306a36Sopenharmony_ci
157362306a36Sopenharmony_ci (*) 예컨대 레지스터 사용량이 많아 컴파일러가 모든 데이터를 레지스터에 담을 수
157462306a36Sopenharmony_ci     없는 경우, 컴파일러는 변수를 다시 로드할 수 있습니다.  따라서 컴파일러는
157562306a36Sopenharmony_ci     앞의 예에서 변수 'tmp' 사용을 최적화로 없애버릴 수 있습니다:
157662306a36Sopenharmony_ci
157762306a36Sopenharmony_ci	while (tmp = a)
157862306a36Sopenharmony_ci		do_something_with(tmp);
157962306a36Sopenharmony_ci
158062306a36Sopenharmony_ci     이 코드는 다음과 같이 싱글 쓰레드에서는 완벽하지만 동시성이 존재하는
158162306a36Sopenharmony_ci     경우엔 치명적인 코드로 바뀔 수 있습니다:
158262306a36Sopenharmony_ci
158362306a36Sopenharmony_ci	while (a)
158462306a36Sopenharmony_ci		do_something_with(a);
158562306a36Sopenharmony_ci
158662306a36Sopenharmony_ci     예를 들어, 최적화된 이 코드는 변수 a 가 다른 CPU 에 의해 "while" 문과
158762306a36Sopenharmony_ci     do_something_with() 호출 사이에 바뀌어 do_something_with() 에 0을 넘길
158862306a36Sopenharmony_ci     수도 있습니다.
158962306a36Sopenharmony_ci
159062306a36Sopenharmony_ci     이번에도, 컴파일러가 그런 짓을 하는걸 막기 위해 READ_ONCE() 를 사용하세요:
159162306a36Sopenharmony_ci
159262306a36Sopenharmony_ci	while (tmp = READ_ONCE(a))
159362306a36Sopenharmony_ci		do_something_with(tmp);
159462306a36Sopenharmony_ci
159562306a36Sopenharmony_ci     레지스터가 부족한 상황을 겪는 경우, 컴파일러는 tmp 를 스택에 저장해둘 수도
159662306a36Sopenharmony_ci     있습니다.  컴파일러가 변수를 다시 읽어들이는건 이렇게 저장해두고 후에 다시
159762306a36Sopenharmony_ci     읽어들이는데 드는 오버헤드 때문입니다.  그렇게 하는게 싱글 쓰레드
159862306a36Sopenharmony_ci     코드에서는 안전하므로, 안전하지 않은 경우에는 컴파일러에게 직접 알려줘야
159962306a36Sopenharmony_ci     합니다.
160062306a36Sopenharmony_ci
160162306a36Sopenharmony_ci (*) 컴파일러는 그 값이 무엇일지 알고 있다면 로드를 아예 안할 수도 있습니다.
160262306a36Sopenharmony_ci     예를 들어, 다음의 코드는 변수 'a' 의 값이 항상 0임을 증명할 수 있다면:
160362306a36Sopenharmony_ci
160462306a36Sopenharmony_ci	while (tmp = a)
160562306a36Sopenharmony_ci		do_something_with(tmp);
160662306a36Sopenharmony_ci
160762306a36Sopenharmony_ci     이렇게 최적화 되어버릴 수 있습니다:
160862306a36Sopenharmony_ci
160962306a36Sopenharmony_ci	do { } while (0);
161062306a36Sopenharmony_ci
161162306a36Sopenharmony_ci     이 변환은 싱글 쓰레드 코드에서는 도움이 되는데 로드와 브랜치를 제거했기
161262306a36Sopenharmony_ci     때문입니다.  문제는 컴파일러가 'a' 의 값을 업데이트 하는건 현재의 CPU 하나
161362306a36Sopenharmony_ci     뿐이라는 가정 위에서 증명을 했다는데 있습니다.  만약 변수 'a' 가 공유되어
161462306a36Sopenharmony_ci     있다면, 컴파일러의 증명은 틀린 것이 될겁니다.  컴파일러는 그 자신이
161562306a36Sopenharmony_ci     생각하는 것만큼 많은 것을 알고 있지 못함을 컴파일러에게 알리기 위해
161662306a36Sopenharmony_ci     READ_ONCE() 를 사용하세요:
161762306a36Sopenharmony_ci
161862306a36Sopenharmony_ci	while (tmp = READ_ONCE(a))
161962306a36Sopenharmony_ci		do_something_with(tmp);
162062306a36Sopenharmony_ci
162162306a36Sopenharmony_ci     하지만 컴파일러는 READ_ONCE() 뒤에 나오는 값에 대해서도 눈길을 두고 있음을
162262306a36Sopenharmony_ci     기억하세요.  예를 들어, 다음의 코드에서 MAX 는 전처리기 매크로로, 1의 값을
162362306a36Sopenharmony_ci     갖는다고 해봅시다:
162462306a36Sopenharmony_ci
162562306a36Sopenharmony_ci	while ((tmp = READ_ONCE(a)) % MAX)
162662306a36Sopenharmony_ci		do_something_with(tmp);
162762306a36Sopenharmony_ci
162862306a36Sopenharmony_ci     이렇게 되면 컴파일러는 MAX 를 가지고 수행되는 "%" 오퍼레이터의 결과가 항상
162962306a36Sopenharmony_ci     0이라는 것을 알게 되고, 컴파일러가 코드를 실질적으로는 존재하지 않는
163062306a36Sopenharmony_ci     것처럼 최적화 하는 것이 허용되어 버립니다.  ('a' 변수의 로드는 여전히
163162306a36Sopenharmony_ci     행해질 겁니다.)
163262306a36Sopenharmony_ci
163362306a36Sopenharmony_ci (*) 비슷하게, 컴파일러는 변수가 저장하려 하는 값을 이미 가지고 있다는 것을
163462306a36Sopenharmony_ci     알면 스토어 자체를 제거할 수 있습니다.  이번에도, 컴파일러는 현재의 CPU
163562306a36Sopenharmony_ci     만이 그 변수에 값을 쓰는 오로지 하나의 존재라고 생각하여 공유된 변수에
163662306a36Sopenharmony_ci     대해서는 잘못된 일을 하게 됩니다.  예를 들어, 다음과 같은 경우가 있을 수
163762306a36Sopenharmony_ci     있습니다:
163862306a36Sopenharmony_ci
163962306a36Sopenharmony_ci	a = 0;
164062306a36Sopenharmony_ci	... 변수 a 에 스토어를 하지 않는 코드 ...
164162306a36Sopenharmony_ci	a = 0;
164262306a36Sopenharmony_ci
164362306a36Sopenharmony_ci     컴파일러는 변수 'a' 의 값은 이미 0이라는 것을 알고, 따라서 두번째 스토어를
164462306a36Sopenharmony_ci     삭제할 겁니다.  만약 다른 CPU 가 그 사이 변수 'a' 에 다른 값을 썼다면
164562306a36Sopenharmony_ci     황당한 결과가 나올 겁니다.
164662306a36Sopenharmony_ci
164762306a36Sopenharmony_ci     컴파일러가 그런 잘못된 추측을 하지 않도록 WRITE_ONCE() 를 사용하세요:
164862306a36Sopenharmony_ci
164962306a36Sopenharmony_ci	WRITE_ONCE(a, 0);
165062306a36Sopenharmony_ci	... 변수 a 에 스토어를 하지 않는 코드 ...
165162306a36Sopenharmony_ci	WRITE_ONCE(a, 0);
165262306a36Sopenharmony_ci
165362306a36Sopenharmony_ci (*) 컴파일러는 하지 말라고 하지 않으면 메모리 액세스들을 재배치 할 수
165462306a36Sopenharmony_ci     있습니다.  예를 들어, 다음의 프로세스 레벨 코드와 인터럽트 핸들러 사이의
165562306a36Sopenharmony_ci     상호작용을 생각해 봅시다:
165662306a36Sopenharmony_ci
165762306a36Sopenharmony_ci	void process_level(void)
165862306a36Sopenharmony_ci	{
165962306a36Sopenharmony_ci		msg = get_message();
166062306a36Sopenharmony_ci		flag = true;
166162306a36Sopenharmony_ci	}
166262306a36Sopenharmony_ci
166362306a36Sopenharmony_ci	void interrupt_handler(void)
166462306a36Sopenharmony_ci	{
166562306a36Sopenharmony_ci		if (flag)
166662306a36Sopenharmony_ci			process_message(msg);
166762306a36Sopenharmony_ci	}
166862306a36Sopenharmony_ci
166962306a36Sopenharmony_ci     이 코드에는 컴파일러가 process_level() 을 다음과 같이 변환하는 것을 막을
167062306a36Sopenharmony_ci     수단이 없고, 이런 변환은 싱글쓰레드에서라면 실제로 훌륭한 선택일 수
167162306a36Sopenharmony_ci     있습니다:
167262306a36Sopenharmony_ci
167362306a36Sopenharmony_ci	void process_level(void)
167462306a36Sopenharmony_ci	{
167562306a36Sopenharmony_ci		flag = true;
167662306a36Sopenharmony_ci		msg = get_message();
167762306a36Sopenharmony_ci	}
167862306a36Sopenharmony_ci
167962306a36Sopenharmony_ci     이 두개의 문장 사이에 인터럽트가 발생한다면, interrupt_handler() 는 의미를
168062306a36Sopenharmony_ci     알 수 없는 메세지를 받을 수도 있습니다.  이걸 막기 위해 다음과 같이
168162306a36Sopenharmony_ci     WRITE_ONCE() 를 사용하세요:
168262306a36Sopenharmony_ci
168362306a36Sopenharmony_ci	void process_level(void)
168462306a36Sopenharmony_ci	{
168562306a36Sopenharmony_ci		WRITE_ONCE(msg, get_message());
168662306a36Sopenharmony_ci		WRITE_ONCE(flag, true);
168762306a36Sopenharmony_ci	}
168862306a36Sopenharmony_ci
168962306a36Sopenharmony_ci	void interrupt_handler(void)
169062306a36Sopenharmony_ci	{
169162306a36Sopenharmony_ci		if (READ_ONCE(flag))
169262306a36Sopenharmony_ci			process_message(READ_ONCE(msg));
169362306a36Sopenharmony_ci	}
169462306a36Sopenharmony_ci
169562306a36Sopenharmony_ci     interrupt_handler() 안에서도 중첩된 인터럽트나 NMI 와 같이 인터럽트 핸들러
169662306a36Sopenharmony_ci     역시 'flag' 와 'msg' 에 접근하는 또다른 무언가에 인터럽트 될 수 있다면
169762306a36Sopenharmony_ci     READ_ONCE() 와 WRITE_ONCE() 를 사용해야 함을 기억해 두세요.  만약 그런
169862306a36Sopenharmony_ci     가능성이 없다면, interrupt_handler() 안에서는 문서화 목적이 아니라면
169962306a36Sopenharmony_ci     READ_ONCE() 와 WRITE_ONCE() 는 필요치 않습니다.  (근래의 리눅스 커널에서
170062306a36Sopenharmony_ci     중첩된 인터럽트는 보통 잘 일어나지 않음도 기억해 두세요, 실제로, 어떤
170162306a36Sopenharmony_ci     인터럽트 핸들러가 인터럽트가 활성화된 채로 리턴하면 WARN_ONCE() 가
170262306a36Sopenharmony_ci     실행됩니다.)
170362306a36Sopenharmony_ci
170462306a36Sopenharmony_ci     컴파일러는 READ_ONCE() 와 WRITE_ONCE() 뒤의 READ_ONCE() 나 WRITE_ONCE(),
170562306a36Sopenharmony_ci     barrier(), 또는 비슷한 것들을 담고 있지 않은 코드를 움직일 수 있을 것으로
170662306a36Sopenharmony_ci     가정되어야 합니다.
170762306a36Sopenharmony_ci
170862306a36Sopenharmony_ci     이 효과는 barrier() 를 통해서도 만들 수 있지만, READ_ONCE() 와
170962306a36Sopenharmony_ci     WRITE_ONCE() 가 좀 더 안목 높은 선택입니다: READ_ONCE() 와 WRITE_ONCE()는
171062306a36Sopenharmony_ci     컴파일러에 주어진 메모리 영역에 대해서만 최적화 가능성을 포기하도록
171162306a36Sopenharmony_ci     하지만, barrier() 는 컴파일러가 지금까지 기계의 레지스터에 캐시해 놓은
171262306a36Sopenharmony_ci     모든 메모리 영역의 값을 버려야 하게 하기 때문입니다.  물론, 컴파일러는
171362306a36Sopenharmony_ci     READ_ONCE() 와 WRITE_ONCE() 가 일어난 순서도 지켜줍니다, CPU 는 당연히
171462306a36Sopenharmony_ci     그 순서를 지킬 의무가 없지만요.
171562306a36Sopenharmony_ci
171662306a36Sopenharmony_ci (*) 컴파일러는 다음의 예에서와 같이 변수에의 스토어를 날조해낼 수도 있습니다:
171762306a36Sopenharmony_ci
171862306a36Sopenharmony_ci	if (a)
171962306a36Sopenharmony_ci		b = a;
172062306a36Sopenharmony_ci	else
172162306a36Sopenharmony_ci		b = 42;
172262306a36Sopenharmony_ci
172362306a36Sopenharmony_ci     컴파일러는 아래와 같은 최적화로 브랜치를 줄일 겁니다:
172462306a36Sopenharmony_ci
172562306a36Sopenharmony_ci	b = 42;
172662306a36Sopenharmony_ci	if (a)
172762306a36Sopenharmony_ci		b = a;
172862306a36Sopenharmony_ci
172962306a36Sopenharmony_ci     싱글 쓰레드 코드에서 이 최적화는 안전할 뿐 아니라 브랜치 갯수를
173062306a36Sopenharmony_ci     줄여줍니다.  하지만 안타깝게도, 동시성이 있는 코드에서는 이 최적화는 다른
173162306a36Sopenharmony_ci     CPU 가 'b' 를 로드할 때, -- 'a' 가 0이 아닌데도 -- 가짜인 값, 42를 보게
173262306a36Sopenharmony_ci     되는 경우를 가능하게 합니다.  이걸 방지하기 위해 WRITE_ONCE() 를
173362306a36Sopenharmony_ci     사용하세요:
173462306a36Sopenharmony_ci
173562306a36Sopenharmony_ci	if (a)
173662306a36Sopenharmony_ci		WRITE_ONCE(b, a);
173762306a36Sopenharmony_ci	else
173862306a36Sopenharmony_ci		WRITE_ONCE(b, 42);
173962306a36Sopenharmony_ci
174062306a36Sopenharmony_ci     컴파일러는 로드를 만들어낼 수도 있습니다.  일반적으로는 문제를 일으키지
174162306a36Sopenharmony_ci     않지만, 캐시 라인 바운싱을 일으켜 성능과 확장성을 떨어뜨릴 수 있습니다.
174262306a36Sopenharmony_ci     날조된 로드를 막기 위해선 READ_ONCE() 를 사용하세요.
174362306a36Sopenharmony_ci
174462306a36Sopenharmony_ci (*) 정렬된 메모리 주소에 위치한, 한번의 메모리 참조 인스트럭션으로 액세스
174562306a36Sopenharmony_ci     가능한 크기의 데이터는 하나의 큰 액세스가 여러개의 작은 액세스들로
174662306a36Sopenharmony_ci     대체되는 "로드 티어링(load tearing)" 과 "스토어 티어링(store tearing)" 을
174762306a36Sopenharmony_ci     방지합니다.  예를 들어, 주어진 아키텍쳐가 7-bit imeediate field 를 갖는
174862306a36Sopenharmony_ci     16-bit 스토어 인스트럭션을 제공한다면, 컴파일러는 다음의 32-bit 스토어를
174962306a36Sopenharmony_ci     구현하는데에 두개의 16-bit store-immediate 명령을 사용하려 할겁니다:
175062306a36Sopenharmony_ci
175162306a36Sopenharmony_ci	p = 0x00010002;
175262306a36Sopenharmony_ci
175362306a36Sopenharmony_ci     스토어 할 상수를 만들고 그 값을 스토어 하기 위해 두개가 넘는 인스트럭션을
175462306a36Sopenharmony_ci     사용하게 되는, 이런 종류의 최적화를 GCC 는 실제로 함을 부디 알아 두십시오.
175562306a36Sopenharmony_ci     이 최적화는 싱글 쓰레드 코드에서는 성공적인 최적화 입니다.  실제로, 근래에
175662306a36Sopenharmony_ci     발생한 (그리고 고쳐진) 버그는 GCC 가 volatile 스토어에 비정상적으로 이
175762306a36Sopenharmony_ci     최적화를 사용하게 했습니다.  그런 버그가 없다면, 다음의 예에서
175862306a36Sopenharmony_ci     WRITE_ONCE() 의 사용은 스토어 티어링을 방지합니다:
175962306a36Sopenharmony_ci
176062306a36Sopenharmony_ci	WRITE_ONCE(p, 0x00010002);
176162306a36Sopenharmony_ci
176262306a36Sopenharmony_ci     Packed 구조체의 사용 역시 다음의 예처럼  로드 / 스토어 티어링을 유발할 수
176362306a36Sopenharmony_ci     있습니다:
176462306a36Sopenharmony_ci
176562306a36Sopenharmony_ci	struct __attribute__((__packed__)) foo {
176662306a36Sopenharmony_ci		short a;
176762306a36Sopenharmony_ci		int b;
176862306a36Sopenharmony_ci		short c;
176962306a36Sopenharmony_ci	};
177062306a36Sopenharmony_ci	struct foo foo1, foo2;
177162306a36Sopenharmony_ci	...
177262306a36Sopenharmony_ci
177362306a36Sopenharmony_ci	foo2.a = foo1.a;
177462306a36Sopenharmony_ci	foo2.b = foo1.b;
177562306a36Sopenharmony_ci	foo2.c = foo1.c;
177662306a36Sopenharmony_ci
177762306a36Sopenharmony_ci     READ_ONCE() 나 WRITE_ONCE() 도 없고 volatile 마킹도 없기 때문에,
177862306a36Sopenharmony_ci     컴파일러는 이 세개의 대입문을 두개의 32-bit 로드와 두개의 32-bit 스토어로
177962306a36Sopenharmony_ci     변환할 수 있습니다.  이는 'foo1.b' 의 값의 로드 티어링과 'foo2.b' 의
178062306a36Sopenharmony_ci     스토어 티어링을 초래할 겁니다.  이 예에서도 READ_ONCE() 와 WRITE_ONCE()
178162306a36Sopenharmony_ci     가 티어링을 막을 수 있습니다:
178262306a36Sopenharmony_ci
178362306a36Sopenharmony_ci	foo2.a = foo1.a;
178462306a36Sopenharmony_ci	WRITE_ONCE(foo2.b, READ_ONCE(foo1.b));
178562306a36Sopenharmony_ci	foo2.c = foo1.c;
178662306a36Sopenharmony_ci
178762306a36Sopenharmony_ci그렇지만, volatile 로 마크된 변수에 대해서는 READ_ONCE() 와 WRITE_ONCE() 가
178862306a36Sopenharmony_ci필요치 않습니다.  예를 들어, 'jiffies' 는 volatile 로 마크되어 있기 때문에,
178962306a36Sopenharmony_ciREAD_ONCE(jiffies) 라고 할 필요가 없습니다.  READ_ONCE() 와 WRITE_ONCE() 가
179062306a36Sopenharmony_ci실은 volatile 캐스팅으로 구현되어 있어서 인자가 이미 volatile 로 마크되어
179162306a36Sopenharmony_ci있다면 또다른 효과를 내지는 않기 때문입니다.
179262306a36Sopenharmony_ci
179362306a36Sopenharmony_ci이 컴파일러 배리어들은 CPU 에는 직접적 효과를 전혀 만들지 않기 때문에, 결국은
179462306a36Sopenharmony_ci재배치가 일어날 수도 있음을 부디 기억해 두십시오.
179562306a36Sopenharmony_ci
179662306a36Sopenharmony_ci
179762306a36Sopenharmony_ciCPU 메모리 배리어
179862306a36Sopenharmony_ci-----------------
179962306a36Sopenharmony_ci
180062306a36Sopenharmony_ci리눅스 커널은 다음의 일곱개 기본 CPU 메모리 배리어를 가지고 있습니다:
180162306a36Sopenharmony_ci
180262306a36Sopenharmony_ci	TYPE		MANDATORY		SMP CONDITIONAL
180362306a36Sopenharmony_ci	===============	=======================	===============
180462306a36Sopenharmony_ci	범용		mb()			smp_mb()
180562306a36Sopenharmony_ci	쓰기		wmb()			smp_wmb()
180662306a36Sopenharmony_ci	읽기		rmb()			smp_rmb()
180762306a36Sopenharmony_ci	주소 의존성				READ_ONCE()
180862306a36Sopenharmony_ci
180962306a36Sopenharmony_ci
181062306a36Sopenharmony_ci주소 의존성 배리어를 제외한 모든 메모리 배리어는 컴파일러 배리어를 포함합니다.
181162306a36Sopenharmony_ci주소 의존성은 컴파일러에의 추가적인 순서 보장을 포함하지 않습니다.
181262306a36Sopenharmony_ci
181362306a36Sopenharmony_ci방백: 주소 의존성이 있는 경우, 컴파일러는 해당 로드를 올바른 순서로 일으킬
181462306a36Sopenharmony_ci것으로 (예: `a[b]` 는 a[b] 를 로드 하기 전에 b 의 값을 먼저 로드한다)
181562306a36Sopenharmony_ci기대되지만, C 언어 사양에는 컴파일러가 b 의 값을 추측 (예: 1 과 같음) 해서
181662306a36Sopenharmony_cib  로드 전에 a 로드를 하는 코드 (예: tmp = a[1]; if (b != 1) tmp = a[b]; ) 를
181762306a36Sopenharmony_ci만들지 않아야 한다는 내용 같은 건 없습니다.  또한 컴파일러는 a[b] 를 로드한
181862306a36Sopenharmony_ci후에 b 를 또다시 로드할 수도 있어서, a[b] 보다 최신 버전의 b 값을 가질 수도
181962306a36Sopenharmony_ci있습니다.  이런 문제들의 해결책에 대한 의견 일치는 아직 없습니다만, 일단
182062306a36Sopenharmony_ciREAD_ONCE() 매크로부터 보기 시작하는게 좋은 시작이 될겁니다.
182162306a36Sopenharmony_ci
182262306a36Sopenharmony_ciSMP 메모리 배리어들은 유니프로세서로 컴파일된 시스템에서는 컴파일러 배리어로
182362306a36Sopenharmony_ci바뀌는데, 하나의 CPU 는 스스로 일관성을 유지하고, 겹치는 액세스들 역시 올바른
182462306a36Sopenharmony_ci순서로 행해질 것으로 생각되기 때문입니다.  하지만, 아래의 "Virtual Machine
182562306a36Sopenharmony_ciGuests" 서브섹션을 참고하십시오.
182662306a36Sopenharmony_ci
182762306a36Sopenharmony_ci[!] SMP 시스템에서 공유메모리로의 접근들을 순서 세워야 할 때, SMP 메모리
182862306a36Sopenharmony_ci배리어는 _반드시_ 사용되어야 함을 기억하세요, 그대신 락을 사용하는 것으로도
182962306a36Sopenharmony_ci충분하긴 하지만 말이죠.
183062306a36Sopenharmony_ci
183162306a36Sopenharmony_ciMandatory 배리어들은 SMP 시스템에서도 UP 시스템에서도 SMP 효과만 통제하기에는
183262306a36Sopenharmony_ci불필요한 오버헤드를 갖기 때문에 SMP 효과만 통제하면 되는 곳에는 사용되지 않아야
183362306a36Sopenharmony_ci합니다.  하지만, 느슨한 순서 규칙의 메모리 I/O 윈도우를 통한 MMIO 의 효과를
183462306a36Sopenharmony_ci통제할 때에는 mandatory 배리어들이 사용될 수 있습니다.  이 배리어들은
183562306a36Sopenharmony_ci컴파일러와 CPU 모두 재배치를 못하도록 함으로써 메모리 오퍼레이션들이 디바이스에
183662306a36Sopenharmony_ci보여지는 순서에도 영향을 주기 때문에, SMP 가 아닌 시스템이라 할지라도 필요할 수
183762306a36Sopenharmony_ci있습니다.
183862306a36Sopenharmony_ci
183962306a36Sopenharmony_ci
184062306a36Sopenharmony_ci일부 고급 배리어 함수들도 있습니다:
184162306a36Sopenharmony_ci
184262306a36Sopenharmony_ci (*) smp_store_mb(var, value)
184362306a36Sopenharmony_ci
184462306a36Sopenharmony_ci     이 함수는 특정 변수에 특정 값을 대입하고 범용 메모리 배리어를 칩니다.
184562306a36Sopenharmony_ci     UP 컴파일에서는 컴파일러 배리어보다 더한 것을 친다고는 보장되지 않습니다.
184662306a36Sopenharmony_ci
184762306a36Sopenharmony_ci
184862306a36Sopenharmony_ci (*) smp_mb__before_atomic();
184962306a36Sopenharmony_ci (*) smp_mb__after_atomic();
185062306a36Sopenharmony_ci
185162306a36Sopenharmony_ci     이것들은 메모리 배리어를 내포하지 않는 어토믹 RMW 함수를 사용하지만 코드에
185262306a36Sopenharmony_ci     메모리 배리어가 필요한 경우를 위한 것들입니다.  메모리 배리어를 내포하지
185362306a36Sopenharmony_ci     않는 어토믹 RMW 함수들의 예로는 더하기, 빼기, (실패한) 조건적
185462306a36Sopenharmony_ci     오퍼레이션들, _relaxed 함수들이 있으며, atomic_read 나 atomic_set 은 이에
185562306a36Sopenharmony_ci     해당되지 않습니다.  메모리 배리어가 필요해지는 흔한 예로는 어토믹
185662306a36Sopenharmony_ci     오퍼레이션을 사용해 레퍼런스 카운트를 수정하는 경우를 들 수 있습니다.
185762306a36Sopenharmony_ci
185862306a36Sopenharmony_ci     이것들은 또한 (set_bit 과 clear_bit 같은) 메모리 배리어를 내포하지 않는
185962306a36Sopenharmony_ci     어토믹 RMW bitop 함수들을 위해서도 사용될 수 있습니다.
186062306a36Sopenharmony_ci
186162306a36Sopenharmony_ci     한 예로, 객체 하나를 무효한 것으로 표시하고 그 객체의 레퍼런스 카운트를
186262306a36Sopenharmony_ci     감소시키는 다음 코드를 보세요:
186362306a36Sopenharmony_ci
186462306a36Sopenharmony_ci	obj->dead = 1;
186562306a36Sopenharmony_ci	smp_mb__before_atomic();
186662306a36Sopenharmony_ci	atomic_dec(&obj->ref_count);
186762306a36Sopenharmony_ci
186862306a36Sopenharmony_ci     이 코드는 객체의 업데이트된 death 마크가 레퍼런스 카운터 감소 동작
186962306a36Sopenharmony_ci     *전에* 보일 것을 보장합니다.
187062306a36Sopenharmony_ci
187162306a36Sopenharmony_ci     더 많은 정보를 위해선 Documentation/atomic_{t,bitops}.txt 문서를
187262306a36Sopenharmony_ci     참고하세요.
187362306a36Sopenharmony_ci
187462306a36Sopenharmony_ci
187562306a36Sopenharmony_ci (*) dma_wmb();
187662306a36Sopenharmony_ci (*) dma_rmb();
187762306a36Sopenharmony_ci (*) dma_mb();
187862306a36Sopenharmony_ci
187962306a36Sopenharmony_ci     이것들은 CPU 와 DMA 가능한 디바이스에서 모두 액세스 가능한 공유 메모리의
188062306a36Sopenharmony_ci     읽기, 쓰기 작업들의 순서를 보장하기 위해 consistent memory 에서 사용하기
188162306a36Sopenharmony_ci     위한 것들입니다.
188262306a36Sopenharmony_ci
188362306a36Sopenharmony_ci     예를 들어, 디바이스와 메모리를 공유하며, 디스크립터 상태 값을 사용해
188462306a36Sopenharmony_ci     디스크립터가 디바이스에 속해 있는지 아니면 CPU 에 속해 있는지 표시하고,
188562306a36Sopenharmony_ci     공지용 초인종(doorbell) 을 사용해 업데이트된 디스크립터가 디바이스에 사용
188662306a36Sopenharmony_ci     가능해졌음을 공지하는 디바이스 드라이버를 생각해 봅시다:
188762306a36Sopenharmony_ci
188862306a36Sopenharmony_ci	if (desc->status != DEVICE_OWN) {
188962306a36Sopenharmony_ci		/* 디스크립터를 소유하기 전에는 데이터를 읽지 않음 */
189062306a36Sopenharmony_ci		dma_rmb();
189162306a36Sopenharmony_ci
189262306a36Sopenharmony_ci		/* 데이터를 읽고 씀 */
189362306a36Sopenharmony_ci		read_data = desc->data;
189462306a36Sopenharmony_ci		desc->data = write_data;
189562306a36Sopenharmony_ci
189662306a36Sopenharmony_ci		/* 상태 업데이트 전 수정사항을 반영 */
189762306a36Sopenharmony_ci		dma_wmb();
189862306a36Sopenharmony_ci
189962306a36Sopenharmony_ci		/* 소유권을 수정 */
190062306a36Sopenharmony_ci		desc->status = DEVICE_OWN;
190162306a36Sopenharmony_ci
190262306a36Sopenharmony_ci		/* 업데이트된 디스크립터의 디바이스에 공지 */
190362306a36Sopenharmony_ci		writel(DESC_NOTIFY, doorbell);
190462306a36Sopenharmony_ci	}
190562306a36Sopenharmony_ci
190662306a36Sopenharmony_ci     dma_rmb() 는 디스크립터로부터 데이터를 읽어오기 전에 디바이스가 소유권을
190762306a36Sopenharmony_ci     내려놓았을 것을 보장하고, dma_wmb() 는 디바이스가 자신이 소유권을 다시
190862306a36Sopenharmony_ci     가졌음을 보기 전에 디스크립터에 데이터가 쓰였을 것을 보장합니다.  dma_mb()
190962306a36Sopenharmony_ci     는 dma_rmb() 와 dma_wmb() 를 모두 내포합니다.  참고로, writel() 을
191062306a36Sopenharmony_ci     사용하면 캐시 일관성이 있는 메모리 (cache coherent memory) 쓰기가 MMIO
191162306a36Sopenharmony_ci     영역에의 쓰기 전에 완료되었을 것을 보장하므로 writel() 앞에 wmb() 를
191262306a36Sopenharmony_ci     실행할 필요가 없음을 알아두시기 바랍니다.  writel() 보다 비용이 저렴한
191362306a36Sopenharmony_ci     writel_relaxed() 는 이런 보장을 제공하지 않으므로 여기선 사용되지 않아야
191462306a36Sopenharmony_ci     합니다.
191562306a36Sopenharmony_ci
191662306a36Sopenharmony_ci     writel_relaxed() 와 같은 완화된 I/O 접근자들에 대한 자세한 내용을 위해서는
191762306a36Sopenharmony_ci     "커널 I/O 배리어의 효과" 섹션을, consistent memory 에 대한 자세한 내용을
191862306a36Sopenharmony_ci     위해선 Documentation/core-api/dma-api.rst 문서를 참고하세요.
191962306a36Sopenharmony_ci
192062306a36Sopenharmony_ci (*) pmem_wmb();
192162306a36Sopenharmony_ci
192262306a36Sopenharmony_ci     이것은 persistent memory 를 위한 것으로, persistent 저장소에 가해진 변경
192362306a36Sopenharmony_ci     사항이 플랫폼 연속성 도메인에 도달했을 것을 보장하기 위한 것입니다.
192462306a36Sopenharmony_ci
192562306a36Sopenharmony_ci     예를 들어, 임시적이지 않은 pmem 영역으로의 쓰기 후, 우리는 쓰기가 플랫폼
192662306a36Sopenharmony_ci     연속성 도메인에 도달했을 것을 보장하기 위해 pmem_wmb() 를 사용합니다.
192762306a36Sopenharmony_ci     이는 쓰기가 뒤따르는 instruction 들이 유발하는 어떠한 데이터 액세스나
192862306a36Sopenharmony_ci     데이터 전송의 시작 전에 persistent 저장소를 업데이트 했을 것을 보장합니다.
192962306a36Sopenharmony_ci     이는 wmb() 에 의해 이뤄지는 순서 규칙을 포함합니다.
193062306a36Sopenharmony_ci
193162306a36Sopenharmony_ci     Persistent memory 에서의 로드를 위해선 현재의 읽기 메모리 배리어로도 읽기
193262306a36Sopenharmony_ci     순서를 보장하는데 충분합니다.
193362306a36Sopenharmony_ci
193462306a36Sopenharmony_ci  (*) io_stop_wc();
193562306a36Sopenharmony_ci
193662306a36Sopenharmony_ci     쓰기와 결합된 특성을 갖는 메모리 액세스의 경우 (예: ioremap_wc() 에 의해
193762306a36Sopenharmony_ci     리턴되는 것들), CPU 는 앞의 액세스들이 뒤따르는 것들과 병합되게끔 기다릴
193862306a36Sopenharmony_ci     수 있습니다.  io_stop_wc() 는 그런 기다림이 성능에 영향을 끼칠 수 있을 때,
193962306a36Sopenharmony_ci     이 매크로 앞의 쓰기-결합된 메모리 액세스들이 매크로 뒤의 것들과 병합되는
194062306a36Sopenharmony_ci     것을 방지하기 위해 사용될 수 있습니다.
194162306a36Sopenharmony_ci
194262306a36Sopenharmony_ci=========================
194362306a36Sopenharmony_ci암묵적 커널 메모리 배리어
194462306a36Sopenharmony_ci=========================
194562306a36Sopenharmony_ci
194662306a36Sopenharmony_ci리눅스 커널의 일부 함수들은 메모리 배리어를 내장하고 있는데, 락(lock)과
194762306a36Sopenharmony_ci스케쥴링 관련 함수들이 대부분입니다.
194862306a36Sopenharmony_ci
194962306a36Sopenharmony_ci여기선 _최소한의_ 보장을 설명합니다; 특정 아키텍쳐에서는 이 설명보다 더 많은
195062306a36Sopenharmony_ci보장을 제공할 수도 있습니다만 해당 아키텍쳐에 종속적인 코드 외의 부분에서는
195162306a36Sopenharmony_ci그런 보장을 기대해선 안될겁니다.
195262306a36Sopenharmony_ci
195362306a36Sopenharmony_ci
195462306a36Sopenharmony_ci락 ACQUISITION 함수
195562306a36Sopenharmony_ci-------------------
195662306a36Sopenharmony_ci
195762306a36Sopenharmony_ci리눅스 커널은 다양한 락 구성체를 가지고 있습니다:
195862306a36Sopenharmony_ci
195962306a36Sopenharmony_ci (*) 스핀 락
196062306a36Sopenharmony_ci (*) R/W 스핀 락
196162306a36Sopenharmony_ci (*) 뮤텍스
196262306a36Sopenharmony_ci (*) 세마포어
196362306a36Sopenharmony_ci (*) R/W 세마포어
196462306a36Sopenharmony_ci
196562306a36Sopenharmony_ci각 구성체마다 모든 경우에 "ACQUIRE" 오퍼레이션과 "RELEASE" 오퍼레이션의 변종이
196662306a36Sopenharmony_ci존재합니다.  이 오퍼레이션들은 모두 적절한 배리어를 내포하고 있습니다:
196762306a36Sopenharmony_ci
196862306a36Sopenharmony_ci (1) ACQUIRE 오퍼레이션의 영향:
196962306a36Sopenharmony_ci
197062306a36Sopenharmony_ci     ACQUIRE 뒤에서 요청된 메모리 오퍼레이션은 ACQUIRE 오퍼레이션이 완료된
197162306a36Sopenharmony_ci     뒤에 완료됩니다.
197262306a36Sopenharmony_ci
197362306a36Sopenharmony_ci     ACQUIRE 앞에서 요청된 메모리 오퍼레이션은 ACQUIRE 오퍼레이션이 완료된 후에
197462306a36Sopenharmony_ci     완료될 수 있습니다.
197562306a36Sopenharmony_ci
197662306a36Sopenharmony_ci (2) RELEASE 오퍼레이션의 영향:
197762306a36Sopenharmony_ci
197862306a36Sopenharmony_ci     RELEASE 앞에서 요청된 메모리 오퍼레이션은 RELEASE 오퍼레이션이 완료되기
197962306a36Sopenharmony_ci     전에 완료됩니다.
198062306a36Sopenharmony_ci
198162306a36Sopenharmony_ci     RELEASE 뒤에서 요청된 메모리 오퍼레이션은 RELEASE 오퍼레이션 완료 전에
198262306a36Sopenharmony_ci     완료될 수 있습니다.
198362306a36Sopenharmony_ci
198462306a36Sopenharmony_ci (3) ACQUIRE vs ACQUIRE 영향:
198562306a36Sopenharmony_ci
198662306a36Sopenharmony_ci     어떤 ACQUIRE 오퍼레이션보다 앞에서 요청된 모든 ACQUIRE 오퍼레이션은 그
198762306a36Sopenharmony_ci     ACQUIRE 오퍼레이션 전에 완료됩니다.
198862306a36Sopenharmony_ci
198962306a36Sopenharmony_ci (4) ACQUIRE vs RELEASE implication:
199062306a36Sopenharmony_ci
199162306a36Sopenharmony_ci     어떤 RELEASE 오퍼레이션보다 앞서 요청된 ACQUIRE 오퍼레이션은 그 RELEASE
199262306a36Sopenharmony_ci     오퍼레이션보다 먼저 완료됩니다.
199362306a36Sopenharmony_ci
199462306a36Sopenharmony_ci (5) 실패한 조건적 ACQUIRE 영향:
199562306a36Sopenharmony_ci
199662306a36Sopenharmony_ci     ACQUIRE 오퍼레이션의 일부 락(lock) 변종은 락이 곧바로 획득하기에는
199762306a36Sopenharmony_ci     불가능한 상태이거나 락이 획득 가능해지도록 기다리는 도중 시그널을 받거나
199862306a36Sopenharmony_ci     해서 실패할 수 있습니다.  실패한 락은 어떤 배리어도 내포하지 않습니다.
199962306a36Sopenharmony_ci
200062306a36Sopenharmony_ci[!] 참고: 락 ACQUIRE 와 RELEASE 가 단방향 배리어여서 나타나는 현상 중 하나는
200162306a36Sopenharmony_ci크리티컬 섹션 바깥의 인스트럭션의 영향이 크리티컬 섹션 내부로도 들어올 수
200262306a36Sopenharmony_ci있다는 것입니다.
200362306a36Sopenharmony_ci
200462306a36Sopenharmony_ciRELEASE 후에 요청되는 ACQUIRE 는 전체 메모리 배리어라 여겨지면 안되는데,
200562306a36Sopenharmony_ciACQUIRE 앞의 액세스가 ACQUIRE 후에 수행될 수 있고, RELEASE 후의 액세스가
200662306a36Sopenharmony_ciRELEASE 전에 수행될 수도 있으며, 그 두개의 액세스가 서로를 지나칠 수도 있기
200762306a36Sopenharmony_ci때문입니다:
200862306a36Sopenharmony_ci
200962306a36Sopenharmony_ci	*A = a;
201062306a36Sopenharmony_ci	ACQUIRE M
201162306a36Sopenharmony_ci	RELEASE M
201262306a36Sopenharmony_ci	*B = b;
201362306a36Sopenharmony_ci
201462306a36Sopenharmony_ci는 다음과 같이 될 수도 있습니다:
201562306a36Sopenharmony_ci
201662306a36Sopenharmony_ci	ACQUIRE M, STORE *B, STORE *A, RELEASE M
201762306a36Sopenharmony_ci
201862306a36Sopenharmony_ciACQUIRE 와 RELEASE 가 락 획득과 해제라면, 그리고 락의 ACQUIRE 와 RELEASE 가
201962306a36Sopenharmony_ci같은 락 변수에 대한 것이라면, 해당 락을 쥐고 있지 않은 다른 CPU 의 시야에는
202062306a36Sopenharmony_ci이와 같은 재배치가 일어나는 것으로 보일 수 있습니다.  요약하자면, ACQUIRE 에
202162306a36Sopenharmony_ci이어 RELEASE 오퍼레이션을 순차적으로 실행하는 행위가 전체 메모리 배리어로
202262306a36Sopenharmony_ci생각되어선 -안됩니다-.
202362306a36Sopenharmony_ci
202462306a36Sopenharmony_ci비슷하게, 앞의 반대 케이스인 RELEASE 와 ACQUIRE 두개 오퍼레이션의 순차적 실행
202562306a36Sopenharmony_ci역시 전체 메모리 배리어를 내포하지 않습니다.  따라서, RELEASE, ACQUIRE 로
202662306a36Sopenharmony_ci규정되는 크리티컬 섹션의 CPU 수행은 RELEASE 와 ACQUIRE 를 가로지를 수 있으므로,
202762306a36Sopenharmony_ci다음과 같은 코드는:
202862306a36Sopenharmony_ci
202962306a36Sopenharmony_ci	*A = a;
203062306a36Sopenharmony_ci	RELEASE M
203162306a36Sopenharmony_ci	ACQUIRE N
203262306a36Sopenharmony_ci	*B = b;
203362306a36Sopenharmony_ci
203462306a36Sopenharmony_ci다음과 같이 수행될 수 있습니다:
203562306a36Sopenharmony_ci
203662306a36Sopenharmony_ci	ACQUIRE N, STORE *B, STORE *A, RELEASE M
203762306a36Sopenharmony_ci
203862306a36Sopenharmony_ci이런 재배치는 데드락을 일으킬 수도 있을 것처럼 보일 수 있습니다.  하지만, 그런
203962306a36Sopenharmony_ci데드락의 조짐이 있다면 RELEASE 는 단순히 완료될 것이므로 데드락은 존재할 수
204062306a36Sopenharmony_ci없습니다.
204162306a36Sopenharmony_ci
204262306a36Sopenharmony_ci	이게 어떻게 올바른 동작을 할 수 있을까요?
204362306a36Sopenharmony_ci
204462306a36Sopenharmony_ci	우리가 이야기 하고 있는건 재배치를 하는 CPU 에 대한 이야기이지,
204562306a36Sopenharmony_ci	컴파일러에 대한 것이 아니란 점이 핵심입니다.  컴파일러 (또는, 개발자)
204662306a36Sopenharmony_ci	가 오퍼레이션들을 이렇게 재배치하면, 데드락이 일어날 수 -있습-니다.
204762306a36Sopenharmony_ci
204862306a36Sopenharmony_ci	하지만 CPU 가 오퍼레이션들을 재배치 했다는걸 생각해 보세요.  이 예에서,
204962306a36Sopenharmony_ci	어셈블리 코드 상으로는 언락이 락을 앞서게 되어 있습니다.  CPU 가 이를
205062306a36Sopenharmony_ci	재배치해서 뒤의 락 오퍼레이션을 먼저 실행하게 됩니다.  만약 데드락이
205162306a36Sopenharmony_ci	존재한다면, 이 락 오퍼레이션은 그저 스핀을 하며 계속해서 락을
205262306a36Sopenharmony_ci	시도합니다 (또는, 한참 후에겠지만, 잠듭니다).  CPU 는 언젠가는
205362306a36Sopenharmony_ci	(어셈블리 코드에서는 락을 앞서는) 언락 오퍼레이션을 실행하는데, 이 언락
205462306a36Sopenharmony_ci	오퍼레이션이 잠재적 데드락을 해결하고, 락 오퍼레이션도 뒤이어 성공하게
205562306a36Sopenharmony_ci	됩니다.
205662306a36Sopenharmony_ci
205762306a36Sopenharmony_ci	하지만 만약 락이 잠을 자는 타입이었다면요?  그런 경우에 코드는
205862306a36Sopenharmony_ci	스케쥴러로 들어가려 할 거고, 여기서 결국은 메모리 배리어를 만나게
205962306a36Sopenharmony_ci	되는데, 이 메모리 배리어는 앞의 언락 오퍼레이션이 완료되도록 만들고,
206062306a36Sopenharmony_ci	데드락은 이번에도 해결됩니다.  잠을 자는 행위와 언락 사이의 경주 상황
206162306a36Sopenharmony_ci	(race) 도 있을 수 있겠습니다만, 락 관련 기능들은 그런 경주 상황을 모든
206262306a36Sopenharmony_ci	경우에 제대로 해결할 수 있어야 합니다.
206362306a36Sopenharmony_ci
206462306a36Sopenharmony_ci락과 세마포어는 UP 컴파일된 시스템에서의 순서에 대해 보장을 하지 않기 때문에,
206562306a36Sopenharmony_ci그런 상황에서 인터럽트 비활성화 오퍼레이션과 함께가 아니라면 어떤 일에도 - 특히
206662306a36Sopenharmony_ciI/O 액세스와 관련해서는 - 제대로 사용될 수 없을 겁니다.
206762306a36Sopenharmony_ci
206862306a36Sopenharmony_ci"CPU 간 ACQUIRING 배리어 효과" 섹션도 참고하시기 바랍니다.
206962306a36Sopenharmony_ci
207062306a36Sopenharmony_ci
207162306a36Sopenharmony_ci예를 들어, 다음과 같은 코드를 생각해 봅시다:
207262306a36Sopenharmony_ci
207362306a36Sopenharmony_ci	*A = a;
207462306a36Sopenharmony_ci	*B = b;
207562306a36Sopenharmony_ci	ACQUIRE
207662306a36Sopenharmony_ci	*C = c;
207762306a36Sopenharmony_ci	*D = d;
207862306a36Sopenharmony_ci	RELEASE
207962306a36Sopenharmony_ci	*E = e;
208062306a36Sopenharmony_ci	*F = f;
208162306a36Sopenharmony_ci
208262306a36Sopenharmony_ci여기선 다음의 이벤트 시퀀스가 생길 수 있습니다:
208362306a36Sopenharmony_ci
208462306a36Sopenharmony_ci	ACQUIRE, {*F,*A}, *E, {*C,*D}, *B, RELEASE
208562306a36Sopenharmony_ci
208662306a36Sopenharmony_ci	[+] {*F,*A} 는 조합된 액세스를 의미합니다.
208762306a36Sopenharmony_ci
208862306a36Sopenharmony_ci하지만 다음과 같은 건 불가능하죠:
208962306a36Sopenharmony_ci
209062306a36Sopenharmony_ci	{*F,*A}, *B,	ACQUIRE, *C, *D,	RELEASE, *E
209162306a36Sopenharmony_ci	*A, *B, *C,	ACQUIRE, *D,		RELEASE, *E, *F
209262306a36Sopenharmony_ci	*A, *B,		ACQUIRE, *C,		RELEASE, *D, *E, *F
209362306a36Sopenharmony_ci	*B,		ACQUIRE, *C, *D,	RELEASE, {*F,*A}, *E
209462306a36Sopenharmony_ci
209562306a36Sopenharmony_ci
209662306a36Sopenharmony_ci
209762306a36Sopenharmony_ci인터럽트 비활성화 함수
209862306a36Sopenharmony_ci----------------------
209962306a36Sopenharmony_ci
210062306a36Sopenharmony_ci인터럽트를 비활성화 하는 함수 (ACQUIRE 와 동일) 와 인터럽트를 활성화 하는 함수
210162306a36Sopenharmony_ci(RELEASE 와 동일) 는 컴파일러 배리어처럼만 동작합니다.  따라서, 별도의 메모리
210262306a36Sopenharmony_ci배리어나 I/O 배리어가 필요한 상황이라면 그 배리어들은 인터럽트 비활성화 함수
210362306a36Sopenharmony_ci외의 방법으로 제공되어야만 합니다.
210462306a36Sopenharmony_ci
210562306a36Sopenharmony_ci
210662306a36Sopenharmony_ci슬립과 웨이크업 함수
210762306a36Sopenharmony_ci--------------------
210862306a36Sopenharmony_ci
210962306a36Sopenharmony_ci글로벌 데이터에 표시된 이벤트에 의해 프로세스를 잠에 빠트리는 것과 깨우는 것은
211062306a36Sopenharmony_ci해당 이벤트를 기다리는 태스크의 태스크 상태와 그 이벤트를 알리기 위해 사용되는
211162306a36Sopenharmony_ci글로벌 데이터, 두 데이터간의 상호작용으로 볼 수 있습니다.  이것이 옳은 순서대로
211262306a36Sopenharmony_ci일어남을 분명히 하기 위해, 프로세스를 잠에 들게 하는 기능과 깨우는 기능은
211362306a36Sopenharmony_ci몇가지 배리어를 내포합니다.
211462306a36Sopenharmony_ci
211562306a36Sopenharmony_ci먼저, 잠을 재우는 쪽은 일반적으로 다음과 같은 이벤트 시퀀스를 따릅니다:
211662306a36Sopenharmony_ci
211762306a36Sopenharmony_ci	for (;;) {
211862306a36Sopenharmony_ci		set_current_state(TASK_UNINTERRUPTIBLE);
211962306a36Sopenharmony_ci		if (event_indicated)
212062306a36Sopenharmony_ci			break;
212162306a36Sopenharmony_ci		schedule();
212262306a36Sopenharmony_ci	}
212362306a36Sopenharmony_ci
212462306a36Sopenharmony_ciset_current_state() 에 의해, 태스크 상태가 바뀐 후 범용 메모리 배리어가
212562306a36Sopenharmony_ci자동으로 삽입됩니다:
212662306a36Sopenharmony_ci
212762306a36Sopenharmony_ci	CPU 1
212862306a36Sopenharmony_ci	===============================
212962306a36Sopenharmony_ci	set_current_state();
213062306a36Sopenharmony_ci	  smp_store_mb();
213162306a36Sopenharmony_ci	    STORE current->state
213262306a36Sopenharmony_ci	    <범용 배리어>
213362306a36Sopenharmony_ci	LOAD event_indicated
213462306a36Sopenharmony_ci
213562306a36Sopenharmony_ciset_current_state() 는 다음의 것들로 감싸질 수도 있습니다:
213662306a36Sopenharmony_ci
213762306a36Sopenharmony_ci	prepare_to_wait();
213862306a36Sopenharmony_ci	prepare_to_wait_exclusive();
213962306a36Sopenharmony_ci
214062306a36Sopenharmony_ci이것들 역시 상태를 설정한 후 범용 메모리 배리어를 삽입합니다.
214162306a36Sopenharmony_ci앞의 전체 시퀀스는 다음과 같은 함수들로 한번에 수행 가능한데, 이것들은 모두
214262306a36Sopenharmony_ci올바른 장소에 메모리 배리어를 삽입합니다:
214362306a36Sopenharmony_ci
214462306a36Sopenharmony_ci	wait_event();
214562306a36Sopenharmony_ci	wait_event_interruptible();
214662306a36Sopenharmony_ci	wait_event_interruptible_exclusive();
214762306a36Sopenharmony_ci	wait_event_interruptible_timeout();
214862306a36Sopenharmony_ci	wait_event_killable();
214962306a36Sopenharmony_ci	wait_event_timeout();
215062306a36Sopenharmony_ci	wait_on_bit();
215162306a36Sopenharmony_ci	wait_on_bit_lock();
215262306a36Sopenharmony_ci
215362306a36Sopenharmony_ci
215462306a36Sopenharmony_ci두번째로, 깨우기를 수행하는 코드는 일반적으로 다음과 같을 겁니다:
215562306a36Sopenharmony_ci
215662306a36Sopenharmony_ci	event_indicated = 1;
215762306a36Sopenharmony_ci	wake_up(&event_wait_queue);
215862306a36Sopenharmony_ci
215962306a36Sopenharmony_ci또는:
216062306a36Sopenharmony_ci
216162306a36Sopenharmony_ci	event_indicated = 1;
216262306a36Sopenharmony_ci	wake_up_process(event_daemon);
216362306a36Sopenharmony_ci
216462306a36Sopenharmony_ciwake_up() 이 무언가를 깨우게 되면, 이 함수는 범용 메모리 배리어를 수행합니다.
216562306a36Sopenharmony_ci이 함수가 아무것도 깨우지 않는다면 메모리 배리어는 수행될 수도, 수행되지 않을
216662306a36Sopenharmony_ci수도 있습니다; 이 경우에 메모리 배리어를 수행할 거라 오해해선 안됩니다.  이
216762306a36Sopenharmony_ci배리어는 태스크 상태가 접근되기 전에 수행되는데, 자세히 말하면 이 이벤트를
216862306a36Sopenharmony_ci알리기 위한 STORE 와 TASK_RUNNING 으로 상태를 쓰는 STORE 사이에 수행됩니다:
216962306a36Sopenharmony_ci
217062306a36Sopenharmony_ci	CPU 1 (Sleeper)			CPU 2 (Waker)
217162306a36Sopenharmony_ci	===============================	===============================
217262306a36Sopenharmony_ci	set_current_state();		STORE event_indicated
217362306a36Sopenharmony_ci	  smp_store_mb();		wake_up();
217462306a36Sopenharmony_ci	    STORE current->state	  ...
217562306a36Sopenharmony_ci	    <범용 배리어>		  <범용 배리어>
217662306a36Sopenharmony_ci	LOAD event_indicated		  if ((LOAD task->state) & TASK_NORMAL)
217762306a36Sopenharmony_ci					    STORE task->state
217862306a36Sopenharmony_ci
217962306a36Sopenharmony_ci여기서 "task" 는 깨어나지는 쓰레드이고 CPU 1 의 "current" 와 같습니다.
218062306a36Sopenharmony_ci
218162306a36Sopenharmony_ci반복하지만, wake_up() 이 무언가를 정말 깨운다면 범용 메모리 배리어가 수행될
218262306a36Sopenharmony_ci것이 보장되지만, 그렇지 않다면 그런 보장이 없습니다.  이걸 이해하기 위해, X 와
218362306a36Sopenharmony_ciY 는 모두 0 으로 초기화 되어 있다는 가정 하에 아래의 이벤트 시퀀스를 생각해
218462306a36Sopenharmony_ci봅시다:
218562306a36Sopenharmony_ci
218662306a36Sopenharmony_ci	CPU 1				CPU 2
218762306a36Sopenharmony_ci	===============================	===============================
218862306a36Sopenharmony_ci	X = 1;				Y = 1;
218962306a36Sopenharmony_ci	smp_mb();			wake_up();
219062306a36Sopenharmony_ci	LOAD Y				LOAD X
219162306a36Sopenharmony_ci
219262306a36Sopenharmony_ci정말로 깨우기가 행해졌다면, 두 로드 중 (최소한) 하나는 1 을 보게 됩니다.
219362306a36Sopenharmony_ci반면에, 실제 깨우기가 행해지지 않았다면, 두 로드 모두 0을 볼 수도 있습니다.
219462306a36Sopenharmony_ci
219562306a36Sopenharmony_ciwake_up_process() 는 항상 범용 메모리 배리어를 수행합니다.  이 배리어 역시
219662306a36Sopenharmony_ci태스크 상태가 접근되기 전에 수행됩니다.  특히, 앞의 예제 코드에서 wake_up() 이
219762306a36Sopenharmony_ciwake_up_process() 로 대체된다면 두 로드 중 하나는 1을 볼 것이 보장됩니다.
219862306a36Sopenharmony_ci
219962306a36Sopenharmony_ci사용 가능한 깨우기류 함수들로 다음과 같은 것들이 있습니다:
220062306a36Sopenharmony_ci
220162306a36Sopenharmony_ci	complete();
220262306a36Sopenharmony_ci	wake_up();
220362306a36Sopenharmony_ci	wake_up_all();
220462306a36Sopenharmony_ci	wake_up_bit();
220562306a36Sopenharmony_ci	wake_up_interruptible();
220662306a36Sopenharmony_ci	wake_up_interruptible_all();
220762306a36Sopenharmony_ci	wake_up_interruptible_nr();
220862306a36Sopenharmony_ci	wake_up_interruptible_poll();
220962306a36Sopenharmony_ci	wake_up_interruptible_sync();
221062306a36Sopenharmony_ci	wake_up_interruptible_sync_poll();
221162306a36Sopenharmony_ci	wake_up_locked();
221262306a36Sopenharmony_ci	wake_up_locked_poll();
221362306a36Sopenharmony_ci	wake_up_nr();
221462306a36Sopenharmony_ci	wake_up_poll();
221562306a36Sopenharmony_ci	wake_up_process();
221662306a36Sopenharmony_ci
221762306a36Sopenharmony_ci메모리 순서규칙 관점에서, 이 함수들은 모두 wake_up() 과 같거나 보다 강한 순서
221862306a36Sopenharmony_ci보장을 제공합니다.
221962306a36Sopenharmony_ci
222062306a36Sopenharmony_ci[!] 잠재우는 코드와 깨우는 코드에 내포되는 메모리 배리어들은 깨우기 전에
222162306a36Sopenharmony_ci이루어진 스토어를 잠재우는 코드가 set_current_state() 를 호출한 후에 행하는
222262306a36Sopenharmony_ci로드에 대해 순서를 맞추지 _않는다는_ 점을 기억하세요.  예를 들어, 잠재우는
222362306a36Sopenharmony_ci코드가 다음과 같고:
222462306a36Sopenharmony_ci
222562306a36Sopenharmony_ci	set_current_state(TASK_INTERRUPTIBLE);
222662306a36Sopenharmony_ci	if (event_indicated)
222762306a36Sopenharmony_ci		break;
222862306a36Sopenharmony_ci	__set_current_state(TASK_RUNNING);
222962306a36Sopenharmony_ci	do_something(my_data);
223062306a36Sopenharmony_ci
223162306a36Sopenharmony_ci깨우는 코드는 다음과 같다면:
223262306a36Sopenharmony_ci
223362306a36Sopenharmony_ci	my_data = value;
223462306a36Sopenharmony_ci	event_indicated = 1;
223562306a36Sopenharmony_ci	wake_up(&event_wait_queue);
223662306a36Sopenharmony_ci
223762306a36Sopenharmony_cievent_indecated 에의 변경이 잠재우는 코드에게 my_data 에의 변경 후에 이루어진
223862306a36Sopenharmony_ci것으로 인지될 것이라는 보장이 없습니다.  이런 경우에는 양쪽 코드 모두 각각의
223962306a36Sopenharmony_ci데이터 액세스 사이에 메모리 배리어를 직접 쳐야 합니다.  따라서 앞의 재우는
224062306a36Sopenharmony_ci코드는 다음과 같이:
224162306a36Sopenharmony_ci
224262306a36Sopenharmony_ci	set_current_state(TASK_INTERRUPTIBLE);
224362306a36Sopenharmony_ci	if (event_indicated) {
224462306a36Sopenharmony_ci		smp_rmb();
224562306a36Sopenharmony_ci		do_something(my_data);
224662306a36Sopenharmony_ci	}
224762306a36Sopenharmony_ci
224862306a36Sopenharmony_ci그리고 깨우는 코드는 다음과 같이 되어야 합니다:
224962306a36Sopenharmony_ci
225062306a36Sopenharmony_ci	my_data = value;
225162306a36Sopenharmony_ci	smp_wmb();
225262306a36Sopenharmony_ci	event_indicated = 1;
225362306a36Sopenharmony_ci	wake_up(&event_wait_queue);
225462306a36Sopenharmony_ci
225562306a36Sopenharmony_ci
225662306a36Sopenharmony_ci그외의 함수들
225762306a36Sopenharmony_ci-------------
225862306a36Sopenharmony_ci
225962306a36Sopenharmony_ci그외의 배리어를 내포하는 함수들은 다음과 같습니다:
226062306a36Sopenharmony_ci
226162306a36Sopenharmony_ci (*) schedule() 과 그 유사한 것들이 완전한 메모리 배리어를 내포합니다.
226262306a36Sopenharmony_ci
226362306a36Sopenharmony_ci
226462306a36Sopenharmony_ci==============================
226562306a36Sopenharmony_ciCPU 간 ACQUIRING 배리어의 효과
226662306a36Sopenharmony_ci==============================
226762306a36Sopenharmony_ci
226862306a36Sopenharmony_ciSMP 시스템에서의 락 기능들은 더욱 강력한 형태의 배리어를 제공합니다: 이
226962306a36Sopenharmony_ci배리어는 동일한 락을 사용하는 다른 CPU 들의 메모리 액세스 순서에도 영향을
227062306a36Sopenharmony_ci끼칩니다.
227162306a36Sopenharmony_ci
227262306a36Sopenharmony_ci
227362306a36Sopenharmony_ciACQUIRE VS 메모리 액세스
227462306a36Sopenharmony_ci------------------------
227562306a36Sopenharmony_ci
227662306a36Sopenharmony_ci다음의 예를 생각해 봅시다: 시스템은 두개의 스핀락 (M) 과 (Q), 그리고 세개의 CPU
227762306a36Sopenharmony_ci를 가지고 있습니다; 여기에 다음의 이벤트 시퀀스가 발생합니다:
227862306a36Sopenharmony_ci
227962306a36Sopenharmony_ci	CPU 1				CPU 2
228062306a36Sopenharmony_ci	===============================	===============================
228162306a36Sopenharmony_ci	WRITE_ONCE(*A, a);		WRITE_ONCE(*E, e);
228262306a36Sopenharmony_ci	ACQUIRE M			ACQUIRE Q
228362306a36Sopenharmony_ci	WRITE_ONCE(*B, b);		WRITE_ONCE(*F, f);
228462306a36Sopenharmony_ci	WRITE_ONCE(*C, c);		WRITE_ONCE(*G, g);
228562306a36Sopenharmony_ci	RELEASE M			RELEASE Q
228662306a36Sopenharmony_ci	WRITE_ONCE(*D, d);		WRITE_ONCE(*H, h);
228762306a36Sopenharmony_ci
228862306a36Sopenharmony_ci*A 로의 액세스부터 *H 로의 액세스까지가 어떤 순서로 CPU 3 에게 보여질지에
228962306a36Sopenharmony_ci대해서는 각 CPU 에서의 락 사용에 의해 내포되어 있는 제약을 제외하고는 어떤
229062306a36Sopenharmony_ci보장도 존재하지 않습니다.  예를 들어, CPU 3 에게 다음과 같은 순서로 보여지는
229162306a36Sopenharmony_ci것이 가능합니다:
229262306a36Sopenharmony_ci
229362306a36Sopenharmony_ci	*E, ACQUIRE M, ACQUIRE Q, *G, *C, *F, *A, *B, RELEASE Q, *D, *H, RELEASE M
229462306a36Sopenharmony_ci
229562306a36Sopenharmony_ci하지만 다음과 같이 보이지는 않을 겁니다:
229662306a36Sopenharmony_ci
229762306a36Sopenharmony_ci	*B, *C or *D preceding ACQUIRE M
229862306a36Sopenharmony_ci	*A, *B or *C following RELEASE M
229962306a36Sopenharmony_ci	*F, *G or *H preceding ACQUIRE Q
230062306a36Sopenharmony_ci	*E, *F or *G following RELEASE Q
230162306a36Sopenharmony_ci
230262306a36Sopenharmony_ci
230362306a36Sopenharmony_ci=========================
230462306a36Sopenharmony_ci메모리 배리어가 필요한 곳
230562306a36Sopenharmony_ci=========================
230662306a36Sopenharmony_ci
230762306a36Sopenharmony_ci설령 SMP 커널을 사용하더라도 싱글 쓰레드로 동작하는 코드는 올바르게 동작하는
230862306a36Sopenharmony_ci것으로 보여질 것이기 때문에, 평범한 시스템 운영중에 메모리 오퍼레이션 재배치는
230962306a36Sopenharmony_ci일반적으로 문제가 되지 않습니다.  하지만, 재배치가 문제가 _될 수 있는_ 네가지
231062306a36Sopenharmony_ci환경이 있습니다:
231162306a36Sopenharmony_ci
231262306a36Sopenharmony_ci (*) 프로세서간 상호 작용.
231362306a36Sopenharmony_ci
231462306a36Sopenharmony_ci (*) 어토믹 오퍼레이션.
231562306a36Sopenharmony_ci
231662306a36Sopenharmony_ci (*) 디바이스 액세스.
231762306a36Sopenharmony_ci
231862306a36Sopenharmony_ci (*) 인터럽트.
231962306a36Sopenharmony_ci
232062306a36Sopenharmony_ci
232162306a36Sopenharmony_ci프로세서간 상호 작용
232262306a36Sopenharmony_ci--------------------
232362306a36Sopenharmony_ci
232462306a36Sopenharmony_ci두개 이상의 프로세서를 가진 시스템이 있다면, 시스템의 두개 이상의 CPU 는 동시에
232562306a36Sopenharmony_ci같은 데이터에 대한 작업을 할 수 있습니다.  이는 동기화 문제를 일으킬 수 있고,
232662306a36Sopenharmony_ci이 문제를 해결하는 일반적 방법은 락을 사용하는 것입니다.  하지만, 락은 상당히
232762306a36Sopenharmony_ci비용이 비싸서 가능하면 락을 사용하지 않고 일을 처리하는 것이 낫습니다.  이런
232862306a36Sopenharmony_ci경우, 두 CPU 모두에 영향을 끼치는 오퍼레이션들은 오동작을 막기 위해 신중하게
232962306a36Sopenharmony_ci순서가 맞춰져야 합니다.
233062306a36Sopenharmony_ci
233162306a36Sopenharmony_ci예를 들어, R/W 세마포어의 느린 수행경로 (slow path) 를 생각해 봅시다.
233262306a36Sopenharmony_ci세마포어를 위해 대기를 하는 하나의 프로세스가 자신의 스택 중 일부를 이
233362306a36Sopenharmony_ci세마포어의 대기 프로세스 리스트에 링크한 채로 있습니다:
233462306a36Sopenharmony_ci
233562306a36Sopenharmony_ci	struct rw_semaphore {
233662306a36Sopenharmony_ci		...
233762306a36Sopenharmony_ci		spinlock_t lock;
233862306a36Sopenharmony_ci		struct list_head waiters;
233962306a36Sopenharmony_ci	};
234062306a36Sopenharmony_ci
234162306a36Sopenharmony_ci	struct rwsem_waiter {
234262306a36Sopenharmony_ci		struct list_head list;
234362306a36Sopenharmony_ci		struct task_struct *task;
234462306a36Sopenharmony_ci	};
234562306a36Sopenharmony_ci
234662306a36Sopenharmony_ci특정 대기 상태 프로세스를 깨우기 위해, up_read() 나 up_write() 함수는 다음과
234762306a36Sopenharmony_ci같은 일을 합니다:
234862306a36Sopenharmony_ci
234962306a36Sopenharmony_ci (1) 다음 대기 상태 프로세스 레코드는 어디있는지 알기 위해 이 대기 상태
235062306a36Sopenharmony_ci     프로세스 레코드의 next 포인터를 읽습니다;
235162306a36Sopenharmony_ci
235262306a36Sopenharmony_ci (2) 이 대기 상태 프로세스의 task 구조체로의 포인터를 읽습니다;
235362306a36Sopenharmony_ci
235462306a36Sopenharmony_ci (3) 이 대기 상태 프로세스가 세마포어를 획득했음을 알리기 위해 task
235562306a36Sopenharmony_ci     포인터를 초기화 합니다;
235662306a36Sopenharmony_ci
235762306a36Sopenharmony_ci (4) 해당 태스크에 대해 wake_up_process() 를 호출합니다; 그리고
235862306a36Sopenharmony_ci
235962306a36Sopenharmony_ci (5) 해당 대기 상태 프로세스의 task 구조체를 잡고 있던 레퍼런스를 해제합니다.
236062306a36Sopenharmony_ci
236162306a36Sopenharmony_ci달리 말하자면, 다음 이벤트 시퀀스를 수행해야 합니다:
236262306a36Sopenharmony_ci
236362306a36Sopenharmony_ci	LOAD waiter->list.next;
236462306a36Sopenharmony_ci	LOAD waiter->task;
236562306a36Sopenharmony_ci	STORE waiter->task;
236662306a36Sopenharmony_ci	CALL wakeup
236762306a36Sopenharmony_ci	RELEASE task
236862306a36Sopenharmony_ci
236962306a36Sopenharmony_ci그리고 이 이벤트들이 다른 순서로 수행된다면, 오동작이 일어날 수 있습니다.
237062306a36Sopenharmony_ci
237162306a36Sopenharmony_ci한번 세마포어의 대기줄에 들어갔고 세마포어 락을 놓았다면, 해당 대기 프로세스는
237262306a36Sopenharmony_ci락을 다시는 잡지 않습니다; 대신 자신의 task 포인터가 초기화 되길 기다립니다.
237362306a36Sopenharmony_ci그 레코드는 대기 프로세스의 스택에 있기 때문에, 리스트의 next 포인터가 읽혀지기
237462306a36Sopenharmony_ci_전에_ task 포인터가 지워진다면, 다른 CPU 는 해당 대기 프로세스를 시작해 버리고
237562306a36Sopenharmony_ciup*() 함수가 next 포인터를 읽기 전에 대기 프로세스의 스택을 마구 건드릴 수
237662306a36Sopenharmony_ci있습니다.
237762306a36Sopenharmony_ci
237862306a36Sopenharmony_ci그렇게 되면 위의 이벤트 시퀀스에 어떤 일이 일어나는지 생각해 보죠:
237962306a36Sopenharmony_ci
238062306a36Sopenharmony_ci	CPU 1				CPU 2
238162306a36Sopenharmony_ci	===============================	===============================
238262306a36Sopenharmony_ci					down_xxx()
238362306a36Sopenharmony_ci					Queue waiter
238462306a36Sopenharmony_ci					Sleep
238562306a36Sopenharmony_ci	up_yyy()
238662306a36Sopenharmony_ci	LOAD waiter->task;
238762306a36Sopenharmony_ci	STORE waiter->task;
238862306a36Sopenharmony_ci					Woken up by other event
238962306a36Sopenharmony_ci	<preempt>
239062306a36Sopenharmony_ci					Resume processing
239162306a36Sopenharmony_ci					down_xxx() returns
239262306a36Sopenharmony_ci					call foo()
239362306a36Sopenharmony_ci					foo() clobbers *waiter
239462306a36Sopenharmony_ci	</preempt>
239562306a36Sopenharmony_ci	LOAD waiter->list.next;
239662306a36Sopenharmony_ci	--- OOPS ---
239762306a36Sopenharmony_ci
239862306a36Sopenharmony_ci이 문제는 세마포어 락의 사용으로 해결될 수도 있겠지만, 그렇게 되면 깨어난 후에
239962306a36Sopenharmony_cidown_xxx() 함수가 불필요하게 스핀락을 또다시 얻어야만 합니다.
240062306a36Sopenharmony_ci
240162306a36Sopenharmony_ci이 문제를 해결하는 방법은 범용 SMP 메모리 배리어를 추가하는 겁니다:
240262306a36Sopenharmony_ci
240362306a36Sopenharmony_ci	LOAD waiter->list.next;
240462306a36Sopenharmony_ci	LOAD waiter->task;
240562306a36Sopenharmony_ci	smp_mb();
240662306a36Sopenharmony_ci	STORE waiter->task;
240762306a36Sopenharmony_ci	CALL wakeup
240862306a36Sopenharmony_ci	RELEASE task
240962306a36Sopenharmony_ci
241062306a36Sopenharmony_ci이 경우에, 배리어는 시스템의 나머지 CPU 들에게 모든 배리어 앞의 메모리 액세스가
241162306a36Sopenharmony_ci배리어 뒤의 메모리 액세스보다 앞서 일어난 것으로 보이게 만듭니다.  배리어 앞의
241262306a36Sopenharmony_ci메모리 액세스들이 배리어 명령 자체가 완료되는 시점까지 완료된다고는 보장하지
241362306a36Sopenharmony_ci_않습니다_.
241462306a36Sopenharmony_ci
241562306a36Sopenharmony_ci(이게 문제가 되지 않을) 단일 프로세서 시스템에서 smp_mb() 는 실제로는 그저
241662306a36Sopenharmony_ci컴파일러가 CPU 안에서의 순서를 바꾸거나 하지 않고 주어진 순서대로 명령을
241762306a36Sopenharmony_ci내리도록 하는 컴파일러 배리어일 뿐입니다.  오직 하나의 CPU 만 있으니, CPU 의
241862306a36Sopenharmony_ci의존성 순서 로직이 그 외의 모든것을 알아서 처리할 겁니다.
241962306a36Sopenharmony_ci
242062306a36Sopenharmony_ci
242162306a36Sopenharmony_ci어토믹 오퍼레이션
242262306a36Sopenharmony_ci-----------------
242362306a36Sopenharmony_ci
242462306a36Sopenharmony_ci어토믹 오퍼레이션은 기술적으로 프로세서간 상호작용으로 분류되며 그 중 일부는
242562306a36Sopenharmony_ci전체 메모리 배리어를 내포하고 또 일부는 내포하지 않지만, 커널에서 상당히
242662306a36Sopenharmony_ci의존적으로 사용하는 기능 중 하나입니다.
242762306a36Sopenharmony_ci
242862306a36Sopenharmony_ci더 많은 내용을 위해선 Documentation/atomic_t.txt 를 참고하세요.
242962306a36Sopenharmony_ci
243062306a36Sopenharmony_ci
243162306a36Sopenharmony_ci디바이스 액세스
243262306a36Sopenharmony_ci---------------
243362306a36Sopenharmony_ci
243462306a36Sopenharmony_ci많은 디바이스가 메모리 매핑 기법으로 제어될 수 있는데, 그렇게 제어되는
243562306a36Sopenharmony_ci디바이스는 CPU 에는 단지 특정 메모리 영역의 집합처럼 보이게 됩니다.  드라이버는
243662306a36Sopenharmony_ci그런 디바이스를 제어하기 위해 정확히 올바른 순서로 올바른 메모리 액세스를
243762306a36Sopenharmony_ci만들어야 합니다.
243862306a36Sopenharmony_ci
243962306a36Sopenharmony_ci하지만, 액세스들을 재배치 하거나 조합하거나 병합하는게 더 효율적이라 판단하는
244062306a36Sopenharmony_ci영리한 CPU 나 컴파일러들을 사용하면 드라이버 코드의 조심스럽게 순서 맞춰진
244162306a36Sopenharmony_ci액세스들이 디바이스에는 요청된 순서대로 도착하지 못하게 할 수 있는 - 디바이스가
244262306a36Sopenharmony_ci오동작을 하게 할 - 잠재적 문제가 생길 수 있습니다.
244362306a36Sopenharmony_ci
244462306a36Sopenharmony_ci리눅스 커널 내부에서, I/O 는 어떻게 액세스들을 적절히 순차적이게 만들 수 있는지
244562306a36Sopenharmony_ci알고 있는, - inb() 나 writel() 과 같은 - 적절한 액세스 루틴을 통해 이루어져야만
244662306a36Sopenharmony_ci합니다.  이것들은 대부분의 경우에는 명시적 메모리 배리어 와 함께 사용될 필요가
244762306a36Sopenharmony_ci없습니다만, 완화된 메모리 액세스 속성으로 I/O 메모리 윈도우로의 참조를 위해
244862306a36Sopenharmony_ci액세스 함수가 사용된다면 순서를 강제하기 위해 _mandatory_ 메모리 배리어가
244962306a36Sopenharmony_ci필요합니다.
245062306a36Sopenharmony_ci
245162306a36Sopenharmony_ci더 많은 정보를 위해선 Documentation/driver-api/device-io.rst 를 참고하십시오.
245262306a36Sopenharmony_ci
245362306a36Sopenharmony_ci
245462306a36Sopenharmony_ci인터럽트
245562306a36Sopenharmony_ci--------
245662306a36Sopenharmony_ci
245762306a36Sopenharmony_ci드라이버는 자신의 인터럽트 서비스 루틴에 의해 인터럽트 당할 수 있기 때문에
245862306a36Sopenharmony_ci드라이버의 이 두 부분은 서로의 디바이스 제어 또는 액세스 부분과 상호 간섭할 수
245962306a36Sopenharmony_ci있습니다.
246062306a36Sopenharmony_ci
246162306a36Sopenharmony_ci스스로에게 인터럽트 당하는 걸 불가능하게 하고, 드라이버의 크리티컬한
246262306a36Sopenharmony_ci오퍼레이션들을 모두 인터럽트가 불가능하게 된 영역에 집어넣거나 하는 방법 (락의
246362306a36Sopenharmony_ci한 형태) 으로 이런 상호 간섭을 - 최소한 부분적으로라도 - 줄일 수 있습니다.
246462306a36Sopenharmony_ci드라이버의 인터럽트 루틴이 실행 중인 동안, 해당 드라이버의 코어는 같은 CPU 에서
246562306a36Sopenharmony_ci수행되지 않을 것이며, 현재의 인터럽트가 처리되는 중에는 또다시 인터럽트가
246662306a36Sopenharmony_ci일어나지 못하도록 되어 있으니 인터럽트 핸들러는 그에 대해서는 락을 잡지 않아도
246762306a36Sopenharmony_ci됩니다.
246862306a36Sopenharmony_ci
246962306a36Sopenharmony_ci하지만, 어드레스 레지스터와 데이터 레지스터를 갖는 이더넷 카드를 다루는
247062306a36Sopenharmony_ci드라이버를 생각해 봅시다.  만약 이 드라이버의 코어가 인터럽트를 비활성화시킨
247162306a36Sopenharmony_ci채로 이더넷 카드와 대화하고 드라이버의 인터럽트 핸들러가 호출되었다면:
247262306a36Sopenharmony_ci
247362306a36Sopenharmony_ci	LOCAL IRQ DISABLE
247462306a36Sopenharmony_ci	writew(ADDR, 3);
247562306a36Sopenharmony_ci	writew(DATA, y);
247662306a36Sopenharmony_ci	LOCAL IRQ ENABLE
247762306a36Sopenharmony_ci	<interrupt>
247862306a36Sopenharmony_ci	writew(ADDR, 4);
247962306a36Sopenharmony_ci	q = readw(DATA);
248062306a36Sopenharmony_ci	</interrupt>
248162306a36Sopenharmony_ci
248262306a36Sopenharmony_ci만약 순서 규칙이 충분히 완화되어 있다면 데이터 레지스터에의 스토어는 어드레스
248362306a36Sopenharmony_ci레지스터에 두번째로 행해지는 스토어 뒤에 일어날 수도 있습니다:
248462306a36Sopenharmony_ci
248562306a36Sopenharmony_ci	STORE *ADDR = 3, STORE *ADDR = 4, STORE *DATA = y, q = LOAD *DATA
248662306a36Sopenharmony_ci
248762306a36Sopenharmony_ci
248862306a36Sopenharmony_ci만약 순서 규칙이 충분히 완화되어 있고 묵시적으로든 명시적으로든 배리어가
248962306a36Sopenharmony_ci사용되지 않았다면 인터럽트 비활성화 섹션에서 일어난 액세스가 바깥으로 새어서
249062306a36Sopenharmony_ci인터럽트 내에서 일어난 액세스와 섞일 수 있다고 - 그리고 그 반대도 - 가정해야만
249162306a36Sopenharmony_ci합니다.
249262306a36Sopenharmony_ci
249362306a36Sopenharmony_ci그런 영역 안에서 일어나는 I/O 액세스는 묵시적 I/O 배리어를 형성하는, 엄격한
249462306a36Sopenharmony_ci순서 규칙의 I/O 레지스터로의 로드 오퍼레이션을 포함하기 때문에 일반적으로는
249562306a36Sopenharmony_ci문제가 되지 않습니다.
249662306a36Sopenharmony_ci
249762306a36Sopenharmony_ci
249862306a36Sopenharmony_ci하나의 인터럽트 루틴과 별도의 CPU 에서 수행중이며 서로 통신을 하는 두 루틴
249962306a36Sopenharmony_ci사이에도 비슷한 상황이 일어날 수 있습니다.  만약 그런 경우가 발생할 가능성이
250062306a36Sopenharmony_ci있다면, 순서를 보장하기 위해 인터럽트 비활성화 락이 사용되어져야만 합니다.
250162306a36Sopenharmony_ci
250262306a36Sopenharmony_ci
250362306a36Sopenharmony_ci======================
250462306a36Sopenharmony_ci커널 I/O 배리어의 효과
250562306a36Sopenharmony_ci======================
250662306a36Sopenharmony_ci
250762306a36Sopenharmony_ciI/O 액세스를 통한 주변장치와의 통신은 아키텍쳐와 기기에 매우 종속적입니다.
250862306a36Sopenharmony_ci따라서, 본질적으로 이식성이 없는 드라이버는 가능한 가장 적은 오버헤드로
250962306a36Sopenharmony_ci동기화를 하기 위해 각자의 타겟 시스템의 특정 동작에 의존할 겁니다.  다양한
251062306a36Sopenharmony_ci아키텍쳐와 버스 구현에 이식성을 가지려 하는 드라이버를 위해, 커널은 다양한
251162306a36Sopenharmony_ci정도의 순서 보장을 제공하는 일련의 액세스 함수를 제공합니다.
251262306a36Sopenharmony_ci
251362306a36Sopenharmony_ci (*) readX(), writeX():
251462306a36Sopenharmony_ci
251562306a36Sopenharmony_ci	readX() 와 writeX() MMIO 액세스 함수는 접근되는 주변장치로의 포인터를
251662306a36Sopenharmony_ci	__iomem * 패러미터로 받습니다.  디폴트 I/O 기능으로 매핑되는 포인터
251762306a36Sopenharmony_ci	(예: ioremap() 으로 반환되는 것) 의 순서 보장은 다음과 같습니다:
251862306a36Sopenharmony_ci
251962306a36Sopenharmony_ci	1. 같은 주변장치로의 모든 readX() 와 writeX() 액세스는 각자에 대해
252062306a36Sopenharmony_ci	   순서지어집니다.  이는 같은 CPU 쓰레드에 의한 특정 디바이스로의 MMIO
252162306a36Sopenharmony_ci	   레지스터 액세스가 프로그램 순서대로 도착할 것을 보장합니다.
252262306a36Sopenharmony_ci
252362306a36Sopenharmony_ci	2. 한 스핀락을 잡은 CPU 쓰레드에 의한 writeX() 는 같은 스핀락을 나중에
252462306a36Sopenharmony_ci	   잡은 다른 CPU 쓰레드에 의해 같은 주변장치를 향해 호출된 writeX()
252562306a36Sopenharmony_ci	   앞으로 순서지어집니다.  이는 스핀락을 잡은 채 특정 디바이스를 향해
252662306a36Sopenharmony_ci	   호출된 MMIO 레지스터 쓰기는 해당 락의 획득에 일관적인 순서로 도달할
252762306a36Sopenharmony_ci	   것을 보장합니다.
252862306a36Sopenharmony_ci
252962306a36Sopenharmony_ci	3. 특정 주변장치를 향한 특정 CPU 쓰레드의 writeX() 는 먼저 해당
253062306a36Sopenharmony_ci	   쓰레드로 전파되는, 또는 해당 쓰레드에 의해 요청된 모든 앞선 메모리
253162306a36Sopenharmony_ci	   쓰기가 완료되기 전까지 먼저 기다립니다.  이는 dma_alloc_coherent()
253262306a36Sopenharmony_ci	   를 통해 할당된 전송용 DMA 버퍼로의 해당 CPU 의 쓰기가 이 CPU 가 이
253362306a36Sopenharmony_ci	   전송을 시작시키기 위해 MMIO 컨트롤 레지스터에 쓰기를 할 때 DMA
253462306a36Sopenharmony_ci	   엔진에 보여질 것을 보장합니다.
253562306a36Sopenharmony_ci
253662306a36Sopenharmony_ci	4. 특정 CPU 쓰레드에 의한 주변장치로의 readX() 는 같은 쓰레드에 의한
253762306a36Sopenharmony_ci	   모든 뒤따르는 메모리 읽기가 시작되기 전에 완료됩니다.  이는
253862306a36Sopenharmony_ci	   dma_alloc_coherent() 를 통해 할당된 수신용 DMA 버퍼로부터의 CPU 의
253962306a36Sopenharmony_ci	   읽기는 이 DMA 수신의 완료를 표시하는 DMA 엔진의 MMIO 상태 레지스터
254062306a36Sopenharmony_ci	   읽기 후에는 오염된 데이터를 읽지 않을 것을 보장합니다.
254162306a36Sopenharmony_ci
254262306a36Sopenharmony_ci	5. CPU 에 의한 주변장치로의 readX() 는 모든 뒤따르는 delay() 루프가
254362306a36Sopenharmony_ci	   수행을 시작하기 전에 완료됩니다.  이는 CPU 의 특정
254462306a36Sopenharmony_ci	   주변장치로의 두개의 MMIO 레지스터 쓰기가 행해지는데 첫번째 쓰기가
254562306a36Sopenharmony_ci	   readX() 를 통해 곧바로 읽어졌고 이어 두번째 writeX() 전에 udelay(1)
254662306a36Sopenharmony_ci	   이 호출되었다면 이 두개의 쓰기는 최소 1us 의 간격을 두고 행해질 것을
254762306a36Sopenharmony_ci	   보장합니다:
254862306a36Sopenharmony_ci
254962306a36Sopenharmony_ci		writel(42, DEVICE_REGISTER_0); // 디바이스에 도착함...
255062306a36Sopenharmony_ci		readl(DEVICE_REGISTER_0);
255162306a36Sopenharmony_ci		udelay(1);
255262306a36Sopenharmony_ci		writel(42, DEVICE_REGISTER_1); // ...이것보다 최소 1us 전에.
255362306a36Sopenharmony_ci
255462306a36Sopenharmony_ci	디폴트가 아닌 기능을 통해 얻어지는 __iomem 포인터 (예: ioremap_wc() 를
255562306a36Sopenharmony_ci	통해 리턴되는 것) 의 순서 속성은 실제 아키텍쳐에 의존적이어서 이런
255662306a36Sopenharmony_ci	종류의 매핑으로의 액세스는 앞서 설명된 보장사항에 의존할 수 없습니다.
255762306a36Sopenharmony_ci
255862306a36Sopenharmony_ci (*) readX_relaxed(), writeX_relaxed()
255962306a36Sopenharmony_ci
256062306a36Sopenharmony_ci	이것들은 readX() 와 writeX() 랑 비슷하지만, 더 완화된 메모리 순서
256162306a36Sopenharmony_ci	보장을 제공합니다.  구체적으로, 이것들은 일반적 메모리 액세스나 delay()
256262306a36Sopenharmony_ci	루프 (예:앞의 2-5 항목) 에 대해 순서를 보장하지 않습니다만 디폴트 I/O
256362306a36Sopenharmony_ci	기능으로 매핑된 __iomem 포인터에 대해 동작할 때, 같은 CPU 쓰레드에 의한
256462306a36Sopenharmony_ci	같은 주변장치로의 액세스에는 순서가 맞춰질 것이 보장됩니다.
256562306a36Sopenharmony_ci
256662306a36Sopenharmony_ci (*) readsX(), writesX():
256762306a36Sopenharmony_ci
256862306a36Sopenharmony_ci	readsX() 와 writesX() MMIO 액세스 함수는 DMA 를 수행하는데 적절치 않은,
256962306a36Sopenharmony_ci	주변장치 내의 메모리 매핑된 레지스터 기반 FIFO 로의 액세스를 위해
257062306a36Sopenharmony_ci	설계되었습니다.  따라서, 이 기능들은 앞서 설명된 readX_relaxed() 와
257162306a36Sopenharmony_ci	writeX_relaxed() 의 순서 보장만을 제공합니다.
257262306a36Sopenharmony_ci
257362306a36Sopenharmony_ci (*) inX(), outX():
257462306a36Sopenharmony_ci
257562306a36Sopenharmony_ci	inX() 와 outX() 액세스 함수는 일부 아키텍쳐 (특히 x86) 에서는 특수한
257662306a36Sopenharmony_ci	명령어를 필요로 하며 포트에 매핑되는, 과거의 유산인 I/O 주변장치로의
257762306a36Sopenharmony_ci	접근을 위해 만들어졌습니다.
257862306a36Sopenharmony_ci
257962306a36Sopenharmony_ci	많은 CPU 아키텍쳐가 결국은 이런 주변장치를 내부의 가상 메모리 매핑을
258062306a36Sopenharmony_ci	통해 접근하기 때문에, inX() 와 outX() 가 제공하는 이식성 있는 순서
258162306a36Sopenharmony_ci	보장은 디폴트 I/O 기능을 통한 매핑을 접근할 때의 readX() 와 writeX() 에
258262306a36Sopenharmony_ci	의해 제공되는 것과 각각 동일합니다.
258362306a36Sopenharmony_ci
258462306a36Sopenharmony_ci	디바이스 드라이버는 outX() 가 리턴하기 전에 해당 I/O 주변장치로부터의
258562306a36Sopenharmony_ci	완료 응답을 기다리는 쓰기 트랜잭션을 만들어 낸다고 기대할 수도
258662306a36Sopenharmony_ci	있습니다.  이는 모든 아키텍쳐에서 보장되지는 않고, 따라서 이식성 있는
258762306a36Sopenharmony_ci	순서 규칙의 일부분이 아닙니다.
258862306a36Sopenharmony_ci
258962306a36Sopenharmony_ci (*) insX(), outsX():
259062306a36Sopenharmony_ci
259162306a36Sopenharmony_ci	앞에서와 같이, insX() 와 outsX() 액세스 함수는 디폴트 I/O 기능을 통한
259262306a36Sopenharmony_ci	매핑을 접근할 때 각각 readX() 와 writeX() 와 같은 순서 보장을
259362306a36Sopenharmony_ci	제공합니다.
259462306a36Sopenharmony_ci
259562306a36Sopenharmony_ci (*) ioreadX(), iowriteX()
259662306a36Sopenharmony_ci
259762306a36Sopenharmony_ci	이것들은 inX()/outX() 나 readX()/writeX() 처럼 실제로 수행하는 액세스의
259862306a36Sopenharmony_ci	종류에 따라 적절하게 수행될 것입니다.
259962306a36Sopenharmony_ci
260062306a36Sopenharmony_ciString 액세스 함수 (insX(), outsX(), readsX() 그리고 writesX()) 의 예외를
260162306a36Sopenharmony_ci제외하고는, 앞의 모든 것이 아랫단의 주변장치가 little-endian 이라 가정하며,
260262306a36Sopenharmony_ci따라서 big-endian 아키텍쳐에서는 byte-swapping 오퍼레이션을 수행합니다.
260362306a36Sopenharmony_ci
260462306a36Sopenharmony_ci
260562306a36Sopenharmony_ci===================================
260662306a36Sopenharmony_ci가정되는 가장 완화된 실행 순서 모델
260762306a36Sopenharmony_ci===================================
260862306a36Sopenharmony_ci
260962306a36Sopenharmony_ci컨셉적으로 CPU 는 주어진 프로그램에 대해 프로그램 그 자체에는 인과성 (program
261062306a36Sopenharmony_cicausality) 을 지키는 것처럼 보이게 하지만 일반적으로는 순서를 거의 지켜주지
261162306a36Sopenharmony_ci않는다고 가정되어야만 합니다.  (i386 이나 x86_64 같은) 일부 CPU 들은 코드
261262306a36Sopenharmony_ci재배치에 (powerpc 나 frv 와 같은) 다른 것들에 비해 강한 제약을 갖지만, 아키텍쳐
261362306a36Sopenharmony_ci종속적 코드 이외의 코드에서는 순서에 대한 제약이 가장 완화된 경우 (DEC Alpha)
261462306a36Sopenharmony_ci를 가정해야 합니다.
261562306a36Sopenharmony_ci
261662306a36Sopenharmony_ci이 말은, CPU 에게 주어지는 인스트럭션 스트림 내의 한 인스트럭션이 앞의
261762306a36Sopenharmony_ci인스트럭션에 종속적이라면 앞의 인스트럭션은 뒤의 종속적 인스트럭션이 실행되기
261862306a36Sopenharmony_ci전에 완료[*]될 수 있어야 한다는 제약 (달리 말해서, 인과성이 지켜지는 것으로
261962306a36Sopenharmony_ci보이게 함) 외에는 자신이 원하는 순서대로 - 심지어 병렬적으로도 - 그 스트림을
262062306a36Sopenharmony_ci실행할 수 있음을 의미합니다
262162306a36Sopenharmony_ci
262262306a36Sopenharmony_ci [*] 일부 인스트럭션은 하나 이상의 영향 - 조건 코드를 바꾼다던지, 레지스터나
262362306a36Sopenharmony_ci     메모리를 바꾼다던지 - 을 만들어내며, 다른 인스트럭션은 다른 효과에
262462306a36Sopenharmony_ci     종속적일 수 있습니다.
262562306a36Sopenharmony_ci
262662306a36Sopenharmony_ciCPU 는 최종적으로 아무 효과도 만들지 않는 인스트럭션 시퀀스는 없애버릴 수도
262762306a36Sopenharmony_ci있습니다.  예를 들어, 만약 두개의 연속되는 인스트럭션이 둘 다 같은 레지스터에
262862306a36Sopenharmony_ci직접적인 값 (immediate value) 을 집어넣는다면, 첫번째 인스트럭션은 버려질 수도
262962306a36Sopenharmony_ci있습니다.
263062306a36Sopenharmony_ci
263162306a36Sopenharmony_ci
263262306a36Sopenharmony_ci비슷하게, 컴파일러 역시 프로그램의 인과성만 지켜준다면 인스트럭션 스트림을
263362306a36Sopenharmony_ci자신이 보기에 올바르다 생각되는대로 재배치 할 수 있습니다.
263462306a36Sopenharmony_ci
263562306a36Sopenharmony_ci
263662306a36Sopenharmony_ci===============
263762306a36Sopenharmony_ciCPU 캐시의 영향
263862306a36Sopenharmony_ci===============
263962306a36Sopenharmony_ci
264062306a36Sopenharmony_ci캐시된 메모리 오퍼레이션들이 시스템 전체에 어떻게 인지되는지는 CPU 와 메모리
264162306a36Sopenharmony_ci사이에 존재하는 캐시들, 그리고 시스템 상태의 일관성을 관리하는 메모리 일관성
264262306a36Sopenharmony_ci시스템에 상당 부분 영향을 받습니다.
264362306a36Sopenharmony_ci
264462306a36Sopenharmony_ci한 CPU 가 시스템의 다른 부분들과 캐시를 통해 상호작용한다면, 메모리 시스템은
264562306a36Sopenharmony_ciCPU 의 캐시들을 포함해야 하며, CPU 와 CPU 자신의 캐시 사이에서의 동작을 위한
264662306a36Sopenharmony_ci메모리 배리어를 가져야 합니다. (메모리 배리어는 논리적으로는 다음 그림의
264762306a36Sopenharmony_ci점선에서 동작합니다):
264862306a36Sopenharmony_ci
264962306a36Sopenharmony_ci	    <--- CPU --->         :       <----------- Memory ----------->
265062306a36Sopenharmony_ci	                          :
265162306a36Sopenharmony_ci	+--------+    +--------+  :   +--------+    +-----------+
265262306a36Sopenharmony_ci	|        |    |        |  :   |        |    |           |    +--------+
265362306a36Sopenharmony_ci	|  CPU   |    | Memory |  :   | CPU    |    |           |    |        |
265462306a36Sopenharmony_ci	|  Core  |--->| Access |----->| Cache  |<-->|           |    |        |
265562306a36Sopenharmony_ci	|        |    | Queue  |  :   |        |    |           |--->| Memory |
265662306a36Sopenharmony_ci	|        |    |        |  :   |        |    |           |    |        |
265762306a36Sopenharmony_ci	+--------+    +--------+  :   +--------+    |           |    |        |
265862306a36Sopenharmony_ci	                          :                 | Cache     |    +--------+
265962306a36Sopenharmony_ci	                          :                 | Coherency |
266062306a36Sopenharmony_ci	                          :                 | Mechanism |    +--------+
266162306a36Sopenharmony_ci	+--------+    +--------+  :   +--------+    |           |    |	      |
266262306a36Sopenharmony_ci	|        |    |        |  :   |        |    |           |    |        |
266362306a36Sopenharmony_ci	|  CPU   |    | Memory |  :   | CPU    |    |           |--->| Device |
266462306a36Sopenharmony_ci	|  Core  |--->| Access |----->| Cache  |<-->|           |    |        |
266562306a36Sopenharmony_ci	|        |    | Queue  |  :   |        |    |           |    |        |
266662306a36Sopenharmony_ci	|        |    |        |  :   |        |    |           |    +--------+
266762306a36Sopenharmony_ci	+--------+    +--------+  :   +--------+    +-----------+
266862306a36Sopenharmony_ci	                          :
266962306a36Sopenharmony_ci	                          :
267062306a36Sopenharmony_ci
267162306a36Sopenharmony_ci특정 로드나 스토어는 해당 오퍼레이션을 요청한 CPU 의 캐시 내에서 동작을 완료할
267262306a36Sopenharmony_ci수도 있기 때문에 해당 CPU 의 바깥에는 보이지 않을 수 있지만, 다른 CPU 가 관심을
267362306a36Sopenharmony_ci갖는다면 캐시 일관성 메커니즘이 해당 캐시라인을 해당 CPU 에게 전달하고, 해당
267462306a36Sopenharmony_ci메모리 영역에 대한 오퍼레이션이 발생할 때마다 그 영향을 전파시키기 때문에, 해당
267562306a36Sopenharmony_ci오퍼레이션은 메모리에 실제로 액세스를 한것처럼 나타날 것입니다.
267662306a36Sopenharmony_ci
267762306a36Sopenharmony_ciCPU 코어는 프로그램의 인과성이 유지된다고만 여겨진다면 인스트럭션들을 어떤
267862306a36Sopenharmony_ci순서로든 재배치해서 수행할 수 있습니다.  일부 인스트럭션들은 로드나 스토어
267962306a36Sopenharmony_ci오퍼레이션을 만드는데 이 오퍼레이션들은 이후 수행될 메모리 액세스 큐에 들어가게
268062306a36Sopenharmony_ci됩니다.  코어는 이 오퍼레이션들을 해당 큐에 어떤 순서로든 원하는대로 넣을 수
268162306a36Sopenharmony_ci있고, 다른 인스트럭션의 완료를 기다리도록 강제되기 전까지는 수행을 계속합니다.
268262306a36Sopenharmony_ci
268362306a36Sopenharmony_ci메모리 배리어가 하는 일은 CPU 쪽에서 메모리 쪽으로 넘어가는 액세스들의 순서,
268462306a36Sopenharmony_ci그리고 그 액세스의 결과가 시스템의 다른 관찰자들에게 인지되는 순서를 제어하는
268562306a36Sopenharmony_ci것입니다.
268662306a36Sopenharmony_ci
268762306a36Sopenharmony_ci[!] CPU 들은 항상 그들 자신의 로드와 스토어는 프로그램 순서대로 일어난 것으로
268862306a36Sopenharmony_ci보기 때문에, 주어진 CPU 내에서는 메모리 배리어를 사용할 필요가 _없습니다_.
268962306a36Sopenharmony_ci
269062306a36Sopenharmony_ci[!] MMIO 나 다른 디바이스 액세스들은 캐시 시스템을 우회할 수도 있습니다.  우회
269162306a36Sopenharmony_ci여부는 디바이스가 액세스 되는 메모리 윈도우의 특성에 의해 결정될 수도 있고, CPU
269262306a36Sopenharmony_ci가 가지고 있을 수 있는 특수한 디바이스 통신 인스트럭션의 사용에 의해서 결정될
269362306a36Sopenharmony_ci수도 있습니다.
269462306a36Sopenharmony_ci
269562306a36Sopenharmony_ci
269662306a36Sopenharmony_ci캐시 일관성 VS DMA
269762306a36Sopenharmony_ci------------------
269862306a36Sopenharmony_ci
269962306a36Sopenharmony_ci모든 시스템이 DMA 를 하는 디바이스에 대해서까지 캐시 일관성을 유지하지는
270062306a36Sopenharmony_ci않습니다.  그런 경우, DMA 를 시도하는 디바이스는 RAM 으로부터 잘못된 데이터를
270162306a36Sopenharmony_ci읽을 수 있는데, 더티 캐시 라인이 CPU 의 캐시에 머무르고 있고, 바뀐 값이 아직
270262306a36Sopenharmony_ciRAM 에 써지지 않았을 수 있기 때문입니다.  이 문제를 해결하기 위해선, 커널의
270362306a36Sopenharmony_ci적절한 부분에서 각 CPU 캐시의 문제되는 비트들을 플러시 (flush) 시켜야만 합니다
270462306a36Sopenharmony_ci(그리고 그것들을 무효화 - invalidation - 시킬 수도 있겠죠).
270562306a36Sopenharmony_ci
270662306a36Sopenharmony_ci또한, 디바이스에 의해 RAM 에 DMA 로 쓰여진 값은 디바이스가 쓰기를 완료한 후에
270762306a36Sopenharmony_ciCPU 의 캐시에서 RAM 으로 쓰여지는 더티 캐시 라인에 의해 덮어써질 수도 있고, CPU
270862306a36Sopenharmony_ci의 캐시에 존재하는 캐시 라인이 해당 캐시에서 삭제되고 다시 값을 읽어들이기
270962306a36Sopenharmony_ci전까지는 RAM 이 업데이트 되었다는 사실 자체가 숨겨져 버릴 수도 있습니다.  이
271062306a36Sopenharmony_ci문제를 해결하기 위해선, 커널의 적절한 부분에서 각 CPU 의 캐시 안의 문제가 되는
271162306a36Sopenharmony_ci비트들을 무효화 시켜야 합니다.
271262306a36Sopenharmony_ci
271362306a36Sopenharmony_ci캐시 관리에 대한 더 많은 정보를 위해선 Documentation/core-api/cachetlb.rst271462306a36Sopenharmony_ci참고하세요.
271562306a36Sopenharmony_ci
271662306a36Sopenharmony_ci
271762306a36Sopenharmony_ci캐시 일관성 VS MMIO
271862306a36Sopenharmony_ci-------------------
271962306a36Sopenharmony_ci
272062306a36Sopenharmony_ciMemory mapped I/O 는 일반적으로 CPU 의 메모리 공간 내의 한 윈도우의 특정 부분
272162306a36Sopenharmony_ci내의 메모리 지역에 이루어지는데, 이 윈도우는 일반적인, RAM 으로 향하는
272262306a36Sopenharmony_ci윈도우와는 다른 특성을 갖습니다.
272362306a36Sopenharmony_ci
272462306a36Sopenharmony_ci그런 특성 가운데 하나는, 일반적으로 그런 액세스는 캐시를 완전히 우회하고
272562306a36Sopenharmony_ci디바이스 버스로 곧바로 향한다는 것입니다.  이 말은 MMIO 액세스는 먼저
272662306a36Sopenharmony_ci시작되어서 캐시에서 완료된 메모리 액세스를 추월할 수 있다는 뜻입니다.  이런
272762306a36Sopenharmony_ci경우엔 메모리 배리어만으로는 충분치 않고, 만약 캐시된 메모리 쓰기 오퍼레이션과
272862306a36Sopenharmony_ciMMIO 액세스가 어떤 방식으로든 의존적이라면 해당 캐시는 두 오퍼레이션 사이에
272962306a36Sopenharmony_ci비워져(flush)야만 합니다.
273062306a36Sopenharmony_ci
273162306a36Sopenharmony_ci
273262306a36Sopenharmony_ci======================
273362306a36Sopenharmony_ciCPU 들이 저지르는 일들
273462306a36Sopenharmony_ci======================
273562306a36Sopenharmony_ci
273662306a36Sopenharmony_ci프로그래머는 CPU 가 메모리 오퍼레이션들을 정확히 요청한대로 수행해 줄 것이라고
273762306a36Sopenharmony_ci생각하는데, 예를 들어 다음과 같은 코드를 CPU 에게 넘긴다면:
273862306a36Sopenharmony_ci
273962306a36Sopenharmony_ci	a = READ_ONCE(*A);
274062306a36Sopenharmony_ci	WRITE_ONCE(*B, b);
274162306a36Sopenharmony_ci	c = READ_ONCE(*C);
274262306a36Sopenharmony_ci	d = READ_ONCE(*D);
274362306a36Sopenharmony_ci	WRITE_ONCE(*E, e);
274462306a36Sopenharmony_ci
274562306a36Sopenharmony_ciCPU 는 다음 인스트럭션을 처리하기 전에 현재의 인스트럭션을 위한 메모리
274662306a36Sopenharmony_ci오퍼레이션을 완료할 것이라 생각하고, 따라서 시스템 외부에서 관찰하기에도 정해진
274762306a36Sopenharmony_ci순서대로 오퍼레이션이 수행될 것으로 예상합니다:
274862306a36Sopenharmony_ci
274962306a36Sopenharmony_ci	LOAD *A, STORE *B, LOAD *C, LOAD *D, STORE *E.
275062306a36Sopenharmony_ci
275162306a36Sopenharmony_ci
275262306a36Sopenharmony_ci당연하지만, 실제로는 훨씬 엉망입니다.  많은 CPU 와 컴파일러에서 앞의 가정은
275362306a36Sopenharmony_ci성립하지 못하는데 그 이유는 다음과 같습니다:
275462306a36Sopenharmony_ci
275562306a36Sopenharmony_ci (*) 로드 오퍼레이션들은 실행을 계속 해나가기 위해 곧바로 완료될 필요가 있는
275662306a36Sopenharmony_ci     경우가 많은 반면, 스토어 오퍼레이션들은 종종 별다른 문제 없이 유예될 수
275762306a36Sopenharmony_ci     있습니다;
275862306a36Sopenharmony_ci
275962306a36Sopenharmony_ci (*) 로드 오퍼레이션들은 예측적으로 수행될 수 있으며, 필요없는 로드였다고
276062306a36Sopenharmony_ci     증명된 예측적 로드의 결과는 버려집니다;
276162306a36Sopenharmony_ci
276262306a36Sopenharmony_ci (*) 로드 오퍼레이션들은 예측적으로 수행될 수 있으므로, 예상된 이벤트의
276362306a36Sopenharmony_ci     시퀀스와 다른 시간에 로드가 이뤄질 수 있습니다;
276462306a36Sopenharmony_ci
276562306a36Sopenharmony_ci (*) 메모리 액세스 순서는 CPU 버스와 캐시를 좀 더 잘 사용할 수 있도록 재배치
276662306a36Sopenharmony_ci     될 수 있습니다;
276762306a36Sopenharmony_ci
276862306a36Sopenharmony_ci (*) 로드와 스토어는 인접한 위치에의 액세스들을 일괄적으로 처리할 수 있는
276962306a36Sopenharmony_ci     메모리나 I/O 하드웨어 (메모리와 PCI 디바이스 둘 다 이게 가능할 수
277062306a36Sopenharmony_ci     있습니다) 에 대해 요청되는 경우, 개별 오퍼레이션을 위한 트랜잭션 설정
277162306a36Sopenharmony_ci     비용을 아끼기 위해 조합되어 실행될 수 있습니다; 그리고
277262306a36Sopenharmony_ci
277362306a36Sopenharmony_ci (*) 해당 CPU 의 데이터 캐시가 순서에 영향을 끼칠 수도 있고, 캐시 일관성
277462306a36Sopenharmony_ci     메커니즘이 - 스토어가 실제로 캐시에 도달한다면 - 이 문제를 완화시킬 수는
277562306a36Sopenharmony_ci     있지만 이 일관성 관리가 다른 CPU 들에도 같은 순서로 전달된다는 보장은
277662306a36Sopenharmony_ci     없습니다.
277762306a36Sopenharmony_ci
277862306a36Sopenharmony_ci따라서, 앞의 코드에 대해 다른 CPU 가 보는 결과는 다음과 같을 수 있습니다:
277962306a36Sopenharmony_ci
278062306a36Sopenharmony_ci	LOAD *A, ..., LOAD {*C,*D}, STORE *E, STORE *B
278162306a36Sopenharmony_ci
278262306a36Sopenharmony_ci	("LOAD {*C,*D}" 는 조합된 로드입니다)
278362306a36Sopenharmony_ci
278462306a36Sopenharmony_ci
278562306a36Sopenharmony_ci하지만, CPU 는 스스로는 일관적일 것을 보장합니다: CPU _자신_ 의 액세스들은
278662306a36Sopenharmony_ci자신에게는 메모리 배리어가 없음에도 불구하고 정확히 순서 세워진 것으로 보여질
278762306a36Sopenharmony_ci것입니다.  예를 들어 다음의 코드가 주어졌다면:
278862306a36Sopenharmony_ci
278962306a36Sopenharmony_ci	U = READ_ONCE(*A);
279062306a36Sopenharmony_ci	WRITE_ONCE(*A, V);
279162306a36Sopenharmony_ci	WRITE_ONCE(*A, W);
279262306a36Sopenharmony_ci	X = READ_ONCE(*A);
279362306a36Sopenharmony_ci	WRITE_ONCE(*A, Y);
279462306a36Sopenharmony_ci	Z = READ_ONCE(*A);
279562306a36Sopenharmony_ci
279662306a36Sopenharmony_ci그리고 외부의 영향에 의한 간섭이 없다고 가정하면, 최종 결과는 다음과 같이
279762306a36Sopenharmony_ci나타날 것이라고 예상될 수 있습니다:
279862306a36Sopenharmony_ci
279962306a36Sopenharmony_ci	U == *A 의 최초 값
280062306a36Sopenharmony_ci	X == W
280162306a36Sopenharmony_ci	Z == Y
280262306a36Sopenharmony_ci	*A == Y
280362306a36Sopenharmony_ci
280462306a36Sopenharmony_ci앞의 코드는 CPU 가 다음의 메모리 액세스 시퀀스를 만들도록 할겁니다:
280562306a36Sopenharmony_ci
280662306a36Sopenharmony_ci	U=LOAD *A, STORE *A=V, STORE *A=W, X=LOAD *A, STORE *A=Y, Z=LOAD *A
280762306a36Sopenharmony_ci
280862306a36Sopenharmony_ci하지만, 별다른 개입이 없고 프로그램의 시야에 이 세상이 여전히 일관적이라고
280962306a36Sopenharmony_ci보인다는 보장만 지켜진다면 이 시퀀스는 어떤 조합으로든 재구성될 수 있으며, 각
281062306a36Sopenharmony_ci액세스들은 합쳐지거나 버려질 수 있습니다.  일부 아키텍쳐에서 CPU 는 같은 위치에
281162306a36Sopenharmony_ci대한 연속적인 로드 오퍼레이션들을 재배치 할 수 있기 때문에 앞의 예에서의
281262306a36Sopenharmony_ciREAD_ONCE() 와 WRITE_ONCE() 는 반드시 존재해야 함을 알아두세요.  그런 종류의
281362306a36Sopenharmony_ci아키텍쳐에서 READ_ONCE() 와 WRITE_ONCE() 는 이 문제를 막기 위해 필요한 일을
281462306a36Sopenharmony_ci뭐가 됐든지 하게 되는데, 예를 들어 Itanium 에서는 READ_ONCE() 와 WRITE_ONCE()
281562306a36Sopenharmony_ci가 사용하는 volatile 캐스팅은 GCC 가 그런 재배치를 방지하는 특수 인스트럭션인
281662306a36Sopenharmony_cild.acqstl.rel 인스트럭션을 각각 만들어 내도록 합니다.
281762306a36Sopenharmony_ci
281862306a36Sopenharmony_ci컴파일러 역시 이 시퀀스의 액세스들을 CPU 가 보기도 전에 합치거나 버리거나 뒤로
281962306a36Sopenharmony_ci미뤄버릴 수 있습니다.
282062306a36Sopenharmony_ci
282162306a36Sopenharmony_ci예를 들어:
282262306a36Sopenharmony_ci
282362306a36Sopenharmony_ci	*A = V;
282462306a36Sopenharmony_ci	*A = W;
282562306a36Sopenharmony_ci
282662306a36Sopenharmony_ci는 다음과 같이 변형될 수 있습니다:
282762306a36Sopenharmony_ci
282862306a36Sopenharmony_ci	*A = W;
282962306a36Sopenharmony_ci
283062306a36Sopenharmony_ci따라서, 쓰기 배리어나 WRITE_ONCE() 가 없다면 *A 로의 V 값의 저장의 효과는
283162306a36Sopenharmony_ci사라진다고 가정될 수 있습니다.  비슷하게:
283262306a36Sopenharmony_ci
283362306a36Sopenharmony_ci	*A = Y;
283462306a36Sopenharmony_ci	Z = *A;
283562306a36Sopenharmony_ci
283662306a36Sopenharmony_ci는, 메모리 배리어나 READ_ONCE() 와 WRITE_ONCE() 없이는 다음과 같이 변형될 수
283762306a36Sopenharmony_ci있습니다:
283862306a36Sopenharmony_ci
283962306a36Sopenharmony_ci	*A = Y;
284062306a36Sopenharmony_ci	Z = Y;
284162306a36Sopenharmony_ci
284262306a36Sopenharmony_ci그리고 이 LOAD 오퍼레이션은 CPU 바깥에는 아예 보이지 않습니다.
284362306a36Sopenharmony_ci
284462306a36Sopenharmony_ci
284562306a36Sopenharmony_ci그리고, ALPHA 가 있다
284662306a36Sopenharmony_ci---------------------
284762306a36Sopenharmony_ci
284862306a36Sopenharmony_ciDEC Alpha CPU 는 가장 완화된 메모리 순서의 CPU 중 하나입니다.  뿐만 아니라,
284962306a36Sopenharmony_ciAlpha CPU 의 일부 버전은 분할된 데이터 캐시를 가지고 있어서, 의미적으로
285062306a36Sopenharmony_ci관계되어 있는 두개의 캐시 라인이 서로 다른 시간에 업데이트 되는게 가능합니다.
285162306a36Sopenharmony_ci이게 주소 의존성 배리어가 정말 필요해지는 부분인데, 주소 의존성 배리어는 메모리
285262306a36Sopenharmony_ci일관성 시스템과 함께 두개의 캐시를 동기화 시켜서, 포인터 변경과 새로운 데이터의
285362306a36Sopenharmony_ci발견을 올바른 순서로 일어나게 하기 때문입니다.
285462306a36Sopenharmony_ci
285562306a36Sopenharmony_ci리눅스 커널의 메모리 배리어 모델은 Alpha 에 기초해서 정의되었습니다만, v4.15
285662306a36Sopenharmony_ci부터는 Alpha 용 READ_ONCE() 코드 내에 smp_mb() 가 추가되어서 메모리 모델로의
285762306a36Sopenharmony_ciAlpha 의 영향력이 크게 줄어들었습니다.
285862306a36Sopenharmony_ci
285962306a36Sopenharmony_ci
286062306a36Sopenharmony_ci가상 머신 게스트
286162306a36Sopenharmony_ci----------------
286262306a36Sopenharmony_ci
286362306a36Sopenharmony_ci가상 머신에서 동작하는 게스트들은 게스트 자체는 SMP 지원 없이 컴파일 되었다
286462306a36Sopenharmony_ci해도 SMP 영향을 받을 수 있습니다.  이건 UP 커널을 사용하면서 SMP 호스트와
286562306a36Sopenharmony_ci결부되어 발생하는 부작용입니다.  이 경우에는 mandatory 배리어를 사용해서 문제를
286662306a36Sopenharmony_ci해결할 수 있겠지만 그런 해결은 대부분의 경우 최적의 해결책이 아닙니다.
286762306a36Sopenharmony_ci
286862306a36Sopenharmony_ci이 문제를 완벽하게 해결하기 위해, 로우 레벨의 virt_mb() 등의 매크로를 사용할 수
286962306a36Sopenharmony_ci있습니다. 이것들은 SMP 가 활성화 되어 있다면 smp_mb() 등과 동일한 효과를
287062306a36Sopenharmony_ci갖습니다만, SMP 와 SMP 아닌 시스템 모두에 대해 동일한 코드를 만들어냅니다.
287162306a36Sopenharmony_ci예를 들어, 가상 머신 게스트들은 (SMP 일 수 있는) 호스트와 동기화를 할 때에는
287262306a36Sopenharmony_cismp_mb() 가 아니라 virt_mb() 를 사용해야 합니다.
287362306a36Sopenharmony_ci
287462306a36Sopenharmony_ci이것들은 smp_mb() 류의 것들과 모든 부분에서 동일하며, 특히, MMIO 의 영향에
287562306a36Sopenharmony_ci대해서는 간여하지 않습니다: MMIO 의 영향을 제어하려면, mandatory 배리어를
287662306a36Sopenharmony_ci사용하시기 바랍니다.
287762306a36Sopenharmony_ci
287862306a36Sopenharmony_ci
287962306a36Sopenharmony_ci=======
288062306a36Sopenharmony_ci사용 예
288162306a36Sopenharmony_ci=======
288262306a36Sopenharmony_ci
288362306a36Sopenharmony_ci순환식 버퍼
288462306a36Sopenharmony_ci-----------
288562306a36Sopenharmony_ci
288662306a36Sopenharmony_ci메모리 배리어는 순환식 버퍼를 생성자(producer)와 소비자(consumer) 사이의
288762306a36Sopenharmony_ci동기화에 락을 사용하지 않고 구현하는데에 사용될 수 있습니다.  더 자세한 내용을
288862306a36Sopenharmony_ci위해선 다음을 참고하세요:
288962306a36Sopenharmony_ci
289062306a36Sopenharmony_ci	Documentation/core-api/circular-buffers.rst
289162306a36Sopenharmony_ci
289262306a36Sopenharmony_ci
289362306a36Sopenharmony_ci=========
289462306a36Sopenharmony_ci참고 문헌
289562306a36Sopenharmony_ci=========
289662306a36Sopenharmony_ci
289762306a36Sopenharmony_ciAlpha AXP Architecture Reference Manual, Second Edition (Sites & Witek,
289862306a36Sopenharmony_ciDigital Press)
289962306a36Sopenharmony_ci	Chapter 5.2: Physical Address Space Characteristics
290062306a36Sopenharmony_ci	Chapter 5.4: Caches and Write Buffers
290162306a36Sopenharmony_ci	Chapter 5.5: Data Sharing
290262306a36Sopenharmony_ci	Chapter 5.6: Read/Write Ordering
290362306a36Sopenharmony_ci
290462306a36Sopenharmony_ciAMD64 Architecture Programmer's Manual Volume 2: System Programming
290562306a36Sopenharmony_ci	Chapter 7.1: Memory-Access Ordering
290662306a36Sopenharmony_ci	Chapter 7.4: Buffering and Combining Memory Writes
290762306a36Sopenharmony_ci
290862306a36Sopenharmony_ciARM Architecture Reference Manual (ARMv8, for ARMv8-A architecture profile)
290962306a36Sopenharmony_ci	Chapter B2: The AArch64 Application Level Memory Model
291062306a36Sopenharmony_ci
291162306a36Sopenharmony_ciIA-32 Intel Architecture Software Developer's Manual, Volume 3:
291262306a36Sopenharmony_ciSystem Programming Guide
291362306a36Sopenharmony_ci	Chapter 7.1: Locked Atomic Operations
291462306a36Sopenharmony_ci	Chapter 7.2: Memory Ordering
291562306a36Sopenharmony_ci	Chapter 7.4: Serializing Instructions
291662306a36Sopenharmony_ci
291762306a36Sopenharmony_ciThe SPARC Architecture Manual, Version 9
291862306a36Sopenharmony_ci	Chapter 8: Memory Models
291962306a36Sopenharmony_ci	Appendix D: Formal Specification of the Memory Models
292062306a36Sopenharmony_ci	Appendix J: Programming with the Memory Models
292162306a36Sopenharmony_ci
292262306a36Sopenharmony_ciStorage in the PowerPC (Stone and Fitzgerald)
292362306a36Sopenharmony_ci
292462306a36Sopenharmony_ciUltraSPARC Programmer Reference Manual
292562306a36Sopenharmony_ci	Chapter 5: Memory Accesses and Cacheability
292662306a36Sopenharmony_ci	Chapter 15: Sparc-V9 Memory Models
292762306a36Sopenharmony_ci
292862306a36Sopenharmony_ciUltraSPARC III Cu User's Manual
292962306a36Sopenharmony_ci	Chapter 9: Memory Models
293062306a36Sopenharmony_ci
293162306a36Sopenharmony_ciUltraSPARC IIIi Processor User's Manual
293262306a36Sopenharmony_ci	Chapter 8: Memory Models
293362306a36Sopenharmony_ci
293462306a36Sopenharmony_ciUltraSPARC Architecture 2005
293562306a36Sopenharmony_ci	Chapter 9: Memory
293662306a36Sopenharmony_ci	Appendix D: Formal Specifications of the Memory Models
293762306a36Sopenharmony_ci
293862306a36Sopenharmony_ciUltraSPARC T1 Supplement to the UltraSPARC Architecture 2005
293962306a36Sopenharmony_ci	Chapter 8: Memory Models
294062306a36Sopenharmony_ci	Appendix F: Caches and Cache Coherency
294162306a36Sopenharmony_ci
294262306a36Sopenharmony_ciSolaris Internals, Core Kernel Architecture, p63-68:
294362306a36Sopenharmony_ci	Chapter 3.3: Hardware Considerations for Locks and
294462306a36Sopenharmony_ci			Synchronization
294562306a36Sopenharmony_ci
294662306a36Sopenharmony_ciUnix Systems for Modern Architectures, Symmetric Multiprocessing and Caching
294762306a36Sopenharmony_cifor Kernel Programmers:
294862306a36Sopenharmony_ci	Chapter 13: Other Memory Models
294962306a36Sopenharmony_ci
295062306a36Sopenharmony_ciIntel Itanium Architecture Software Developer's Manual: Volume 1:
295162306a36Sopenharmony_ci	Section 2.6: Speculation
295262306a36Sopenharmony_ci	Section 4.4: Memory Access
2953