Home
last modified time | relevance | path

Searched refs:IP2_31_28 (Results 1 - 17 of 17) sorted by relevance

/kernel/linux/linux-5.10/drivers/pinctrl/renesas/
H A Dpfc-r8a77970.c105 #define GPSR2_0 F_(VI0_CLK, IP2_31_28)
176 #define IP2_31_28 FM(VI0_CLK) FM(MSIOF2_SCK) FM(SCK3) F_(0, 0) FM(HSCK3) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
266 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
475 PINMUX_IPSR_GPSR(IP2_31_28, VI0_CLK),
476 PINMUX_IPSR_GPSR(IP2_31_28, MSIOF2_SCK),
477 PINMUX_IPSR_GPSR(IP2_31_28, SCK3),
478 PINMUX_IPSR_GPSR(IP2_31_28, HSCK3),
2361 IP2_31_28
H A Dpfc-r8a77990.c110 #define GPSR1_0 F_(A0, IP2_31_28)
237 #define IP2_31_28 FM(A0) FM(IRQ0) FM(PWM2_A) FM(MSIOF3_SS1_B) FM(VI5_CLK_A) FM(DU_CDE) FM(HRX3_D) FM(IERX) FM(QSTB_QHE) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
393 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
653 PINMUX_IPSR_GPSR(IP2_31_28, A0),
654 PINMUX_IPSR_GPSR(IP2_31_28, IRQ0),
655 PINMUX_IPSR_MSEL(IP2_31_28, PWM2_A, SEL_PWM2_0),
656 PINMUX_IPSR_MSEL(IP2_31_28, MSIOF3_SS1_B, SEL_MSIOF3_1),
657 PINMUX_IPSR_MSEL(IP2_31_28, VI5_CLK_A, SEL_VIN5_0),
658 PINMUX_IPSR_GPSR(IP2_31_28, DU_CD
[all...]
H A Dpfc-r8a77980.c119 #define GPSR2_0 F_(VI0_CLK, IP2_31_28)
209 #define IP2_31_28 FM(VI0_CLK) FM(MSIOF2_SCK) FM(SCK3) F_(0, 0) FM(HSCK3) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
317 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
559 PINMUX_IPSR_GPSR(IP2_31_28, VI0_CLK),
560 PINMUX_IPSR_GPSR(IP2_31_28, MSIOF2_SCK),
561 PINMUX_IPSR_GPSR(IP2_31_28, SCK3),
562 PINMUX_IPSR_GPSR(IP2_31_28, HSCK3),
2783 IP2_31_28
H A Dpfc-r8a77995.c61 #define GPSR1_16 F_(DU_DR0, IP2_31_28)
222 #define IP2_31_28 FM(DU_DR0) FM(LCDOUT16) FM(RX4_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
356 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
614 PINMUX_IPSR_GPSR(IP2_31_28, DU_DR0),
615 PINMUX_IPSR_GPSR(IP2_31_28, LCDOUT16),
616 PINMUX_IPSR_MSEL(IP2_31_28, RX4_B, SEL_SCIF4_1),
2642 IP2_31_28
H A Dpfc-r8a77951.c120 #define GPSR1_8 F_(A8, IP2_31_28)
280 #define IP2_31_28 FM(A8) FM(RX3_B) FM(MSIOF2_SYNC_A) FM(HRX4_B) F_(0, 0) F_(0, 0) F_(0, 0) FM(SDA6_A) FM(AVB_AVTP_MATCH_B) FM(PWM1_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
453 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
796 PINMUX_IPSR_GPSR(IP2_31_28, A8),
797 PINMUX_IPSR_MSEL(IP2_31_28, RX3_B, SEL_SCIF3_1),
798 PINMUX_IPSR_MSEL(IP2_31_28, MSIOF2_SYNC_A, SEL_MSIOF2_0),
799 PINMUX_IPSR_MSEL(IP2_31_28, HRX4_B, SEL_HSCIF4_1),
800 PINMUX_IPSR_MSEL(IP2_31_28, SDA6_A, SEL_I2C6_0),
801 PINMUX_IPSR_MSEL(IP2_31_28, AVB_AVTP_MATCH_
[all...]
H A Dpfc-r8a77965.c125 #define GPSR1_8 F_(A8, IP2_31_28)
283 #define IP2_31_28 FM(A8) FM(RX3_B) FM(MSIOF2_SYNC_A) FM(HRX4_B) F_(0, 0) F_(0, 0) F_(0, 0) FM(SDA6_A) FM(AVB_AVTP_MATCH_B) FM(PWM1_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
458 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
802 PINMUX_IPSR_GPSR(IP2_31_28, A8),
803 PINMUX_IPSR_MSEL(IP2_31_28, RX3_B, SEL_SCIF3_1),
804 PINMUX_IPSR_MSEL(IP2_31_28, MSIOF2_SYNC_A, SEL_MSIOF2_0),
805 PINMUX_IPSR_MSEL(IP2_31_28, HRX4_B, SEL_HSCIF4_1),
806 PINMUX_IPSR_MSEL(IP2_31_28, SDA6_A, SEL_I2C6_0),
807 PINMUX_IPSR_MSEL(IP2_31_28, AVB_AVTP_MATCH_
[all...]
H A Dpfc-r8a7796.c125 #define GPSR1_8 F_(A8, IP2_31_28)
283 #define IP2_31_28 FM(A8) FM(RX3_B) FM(MSIOF2_SYNC_A) FM(HRX4_B) F_(0, 0) F_(0, 0) F_(0, 0) FM(SDA6_A) FM(AVB_AVTP_MATCH_B) FM(PWM1_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
458 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
800 PINMUX_IPSR_GPSR(IP2_31_28, A8),
801 PINMUX_IPSR_MSEL(IP2_31_28, RX3_B, SEL_SCIF3_1),
802 PINMUX_IPSR_MSEL(IP2_31_28, MSIOF2_SYNC_A, SEL_MSIOF2_0),
803 PINMUX_IPSR_MSEL(IP2_31_28, HRX4_B, SEL_HSCIF4_1),
804 PINMUX_IPSR_MSEL(IP2_31_28, SDA6_A, SEL_I2C6_0),
805 PINMUX_IPSR_MSEL(IP2_31_28, AVB_AVTP_MATCH_
[all...]
H A Dpfc-r8a77950.c119 #define GPSR1_8 F_(A8, IP2_31_28)
279 #define IP2_31_28 FM(A8) FM(RX3_B) FM(MSIOF2_SYNC_A) FM(HRX4_B) F_(0, 0) F_(0, 0) F_(0, 0) FM(SDA6_A) FM(AVB_AVTP_MATCH_B) FM(PWM1_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
443 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
789 PINMUX_IPSR_GPSR(IP2_31_28, A8),
790 PINMUX_IPSR_MSEL(IP2_31_28, RX3_B, SEL_SCIF3_1),
791 PINMUX_IPSR_MSEL(IP2_31_28, MSIOF2_SYNC_A, SEL_MSIOF2_0),
792 PINMUX_IPSR_MSEL(IP2_31_28, HRX4_B, SEL_HSCIF4_1),
793 PINMUX_IPSR_MSEL(IP2_31_28, SDA6_A, SEL_I2C6_0),
794 PINMUX_IPSR_MSEL(IP2_31_28, AVB_AVTP_MATCH_
[all...]
H A Dpfc-r8a77470.c633 PINMUX_IPSR_GPSR(IP2_31_28, D13),
634 PINMUX_IPSR_MSEL(IP2_31_28, MSIOF2_SYNC_A, SEL_MSIOF2_0),
635 PINMUX_IPSR_MSEL(IP2_31_28, RX4_C, SEL_SCIF4_2),
2807 /* IP2_31_28 [4] */
/kernel/linux/linux-6.6/drivers/pinctrl/renesas/
H A Dpfc-r8a77970.c116 #define GPSR2_0 F_(VI0_CLK, IP2_31_28)
187 #define IP2_31_28 FM(VI0_CLK) FM(MSIOF2_SCK) FM(SCK3) F_(0, 0) FM(HSCK3) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
276 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
484 PINMUX_IPSR_GPSR(IP2_31_28, VI0_CLK),
485 PINMUX_IPSR_GPSR(IP2_31_28, MSIOF2_SCK),
486 PINMUX_IPSR_GPSR(IP2_31_28, SCK3),
487 PINMUX_IPSR_GPSR(IP2_31_28, HSCK3),
2253 IP2_31_28
H A Dpfc-r8a77990.c110 #define GPSR1_0 F_(A0, IP2_31_28)
237 #define IP2_31_28 FM(A0) FM(IRQ0) FM(PWM2_A) FM(MSIOF3_SS1_B) FM(VI5_CLK_A) FM(DU_CDE) FM(HRX3_D) FM(IERX) FM(QSTB_QHE) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
393 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
654 PINMUX_IPSR_GPSR(IP2_31_28, A0),
655 PINMUX_IPSR_GPSR(IP2_31_28, IRQ0),
656 PINMUX_IPSR_MSEL(IP2_31_28, PWM2_A, SEL_PWM2_0),
657 PINMUX_IPSR_MSEL(IP2_31_28, MSIOF3_SS1_B, SEL_MSIOF3_1),
658 PINMUX_IPSR_MSEL(IP2_31_28, VI5_CLK_A, SEL_VIN5_0),
659 PINMUX_IPSR_GPSR(IP2_31_28, DU_CD
[all...]
H A Dpfc-r8a77980.c131 #define GPSR2_0 F_(VI0_CLK, IP2_31_28)
221 #define IP2_31_28 FM(VI0_CLK) FM(MSIOF2_SCK) FM(SCK3) F_(0, 0) FM(HSCK3) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
326 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
568 PINMUX_IPSR_GPSR(IP2_31_28, VI0_CLK),
569 PINMUX_IPSR_GPSR(IP2_31_28, MSIOF2_SCK),
570 PINMUX_IPSR_GPSR(IP2_31_28, SCK3),
571 PINMUX_IPSR_GPSR(IP2_31_28, HSCK3),
2707 IP2_31_28
H A Dpfc-r8a77995.c72 #define GPSR1_16 F_(DU_DR0, IP2_31_28)
233 #define IP2_31_28 FM(DU_DR0) FM(LCDOUT16) FM(RX4_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
367 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
625 PINMUX_IPSR_GPSR(IP2_31_28, DU_DR0),
626 PINMUX_IPSR_GPSR(IP2_31_28, LCDOUT16),
627 PINMUX_IPSR_MSEL(IP2_31_28, RX4_B, SEL_SCIF4_1),
2694 IP2_31_28
H A Dpfc-r8a77951.c119 #define GPSR1_8 F_(A8, IP2_31_28)
279 #define IP2_31_28 FM(A8) FM(RX3_B) FM(MSIOF2_SYNC_A) FM(HRX4_B) F_(0, 0) F_(0, 0) F_(0, 0) FM(SDA6_A) FM(AVB_AVTP_MATCH_B) FM(PWM1_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
452 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
795 PINMUX_IPSR_GPSR(IP2_31_28, A8),
796 PINMUX_IPSR_MSEL(IP2_31_28, RX3_B, SEL_SCIF3_1),
797 PINMUX_IPSR_MSEL(IP2_31_28, MSIOF2_SYNC_A, SEL_MSIOF2_0),
798 PINMUX_IPSR_MSEL(IP2_31_28, HRX4_B, SEL_HSCIF4_1),
799 PINMUX_IPSR_MSEL(IP2_31_28, SDA6_A, SEL_I2C6_0),
800 PINMUX_IPSR_MSEL(IP2_31_28, AVB_AVTP_MATCH_
[all...]
H A Dpfc-r8a77965.c124 #define GPSR1_8 F_(A8, IP2_31_28)
282 #define IP2_31_28 FM(A8) FM(RX3_B) FM(MSIOF2_SYNC_A) FM(HRX4_B) F_(0, 0) F_(0, 0) F_(0, 0) FM(SDA6_A) FM(AVB_AVTP_MATCH_B) FM(PWM1_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
457 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
801 PINMUX_IPSR_GPSR(IP2_31_28, A8),
802 PINMUX_IPSR_MSEL(IP2_31_28, RX3_B, SEL_SCIF3_1),
803 PINMUX_IPSR_MSEL(IP2_31_28, MSIOF2_SYNC_A, SEL_MSIOF2_0),
804 PINMUX_IPSR_MSEL(IP2_31_28, HRX4_B, SEL_HSCIF4_1),
805 PINMUX_IPSR_MSEL(IP2_31_28, SDA6_A, SEL_I2C6_0),
806 PINMUX_IPSR_MSEL(IP2_31_28, AVB_AVTP_MATCH_
[all...]
H A Dpfc-r8a7796.c124 #define GPSR1_8 F_(A8, IP2_31_28)
282 #define IP2_31_28 FM(A8) FM(RX3_B) FM(MSIOF2_SYNC_A) FM(HRX4_B) F_(0, 0) F_(0, 0) F_(0, 0) FM(SDA6_A) FM(AVB_AVTP_MATCH_B) FM(PWM1_B) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
457 FM(IP0_31_28) IP0_31_28 FM(IP1_31_28) IP1_31_28 FM(IP2_31_28) IP2_31_28 FM(IP3_31_28) IP3_31_28 \
799 PINMUX_IPSR_GPSR(IP2_31_28, A8),
800 PINMUX_IPSR_MSEL(IP2_31_28, RX3_B, SEL_SCIF3_1),
801 PINMUX_IPSR_MSEL(IP2_31_28, MSIOF2_SYNC_A, SEL_MSIOF2_0),
802 PINMUX_IPSR_MSEL(IP2_31_28, HRX4_B, SEL_HSCIF4_1),
803 PINMUX_IPSR_MSEL(IP2_31_28, SDA6_A, SEL_I2C6_0),
804 PINMUX_IPSR_MSEL(IP2_31_28, AVB_AVTP_MATCH_
[all...]
H A Dpfc-r8a77470.c643 PINMUX_IPSR_GPSR(IP2_31_28, D13),
644 PINMUX_IPSR_MSEL(IP2_31_28, MSIOF2_SYNC_A, SEL_MSIOF2_0),
645 PINMUX_IPSR_MSEL(IP2_31_28, RX4_C, SEL_SCIF4_2),
2728 /* IP2_31_28 [4] */

Completed in 78 milliseconds