Home
last modified time | relevance | path

Searched refs:IP4_31_28 (Results 1 - 17 of 17) sorted by relevance

/kernel/linux/linux-5.10/drivers/pinctrl/renesas/
H A Dpfc-r8a77970.c89 #define GPSR2_16 F_(VI0_FIELD, IP4_31_28)
192 #define IP4_31_28 FM(VI0_FIELD) FM(HRX2) FM(PWM4_A) FM(CS1_N) FM(FSCLKST2_N_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
275 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
551 PINMUX_IPSR_GPSR(IP4_31_28, VI0_FIELD),
552 PINMUX_IPSR_GPSR(IP4_31_28, HRX2),
553 PINMUX_IPSR_MSEL(IP4_31_28, PWM4_A, SEL_PWM4_0),
554 PINMUX_IPSR_GPSR(IP4_31_28, CS1_N),
555 PINMUX_IPSR_GPSR(IP4_31_28, FSCLKST2_N_A),
2381 IP4_31_28
[all...]
H A Dpfc-r8a77980.c103 #define GPSR2_16 F_(VI0_FIELD, IP4_31_28)
225 #define IP4_31_28 FM(VI0_FIELD) FM(HRX2) FM(PWM4_A) FM(CS1_N) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
326 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
629 PINMUX_IPSR_GPSR(IP4_31_28, VI0_FIELD),
630 PINMUX_IPSR_GPSR(IP4_31_28, HRX2),
631 PINMUX_IPSR_MSEL(IP4_31_28, PWM4_A, SEL_PWM4_0),
632 PINMUX_IPSR_GPSR(IP4_31_28, CS1_N),
2803 IP4_31_28
H A Dpfc-r8a77990.c94 #define GPSR1_16 F_(A16, IP4_31_28)
255 #define IP4_31_28 FM(A16) FM(MSIOF1_SYNC) FM(MSIOF2_SS1_B) FM(VI4_DATA19) FM(VI5_DATA5_A) FM(DU_DB5) F_(0, 0) F_(0, 0) FM(LCDOUT5) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
402 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
787 PINMUX_IPSR_GPSR(IP4_31_28, A16),
788 PINMUX_IPSR_GPSR(IP4_31_28, MSIOF1_SYNC),
789 PINMUX_IPSR_GPSR(IP4_31_28, MSIOF2_SS1_B),
790 PINMUX_IPSR_GPSR(IP4_31_28, VI4_DATA19),
791 PINMUX_IPSR_MSEL(IP4_31_28, VI5_DATA5_A, SEL_VIN5_0),
792 PINMUX_IPSR_GPSR(IP4_31_28, DU_DB
[all...]
H A Dpfc-r8a77995.c110 #define GPSR2_1 F_(VI4_DATA0, IP4_31_28)
240 #define IP4_31_28 FM(VI4_DATA0) FM(PWM0_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
365 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
678 PINMUX_IPSR_GPSR(IP4_31_28, VI4_DATA0),
679 PINMUX_IPSR_MSEL(IP4_31_28, PWM0_A, SEL_PWM0_0),
2662 IP4_31_28
H A Dpfc-r8a77951.c104 #define GPSR1_24 F_(RD_WR_N, IP4_31_28)
296 #define IP4_31_28 FM(RD_WR_N) F_(0, 0) FM(MSIOF3_RXD_D) FM(TX3_A) FM(HTX3_A) F_(0, 0) F_(0, 0) F_(0, 0) FM(CAN0_RX_A) FM(CANFD0_RX_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
462 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
897 PINMUX_IPSR_GPSR(IP4_31_28, RD_WR_N),
898 PINMUX_IPSR_MSEL(IP4_31_28, MSIOF3_RXD_D, SEL_MSIOF3_3),
899 PINMUX_IPSR_MSEL(IP4_31_28, TX3_A, SEL_SCIF3_0),
900 PINMUX_IPSR_MSEL(IP4_31_28, HTX3_A, SEL_HSCIF3_0),
901 PINMUX_IPSR_MSEL(IP4_31_28, CAN0_RX_A, SEL_RCAN0_0),
902 PINMUX_IPSR_MSEL(IP4_31_28, CANFD0_RX_
[all...]
H A Dpfc-r8a77965.c109 #define GPSR1_24 F_(RD_WR_N, IP4_31_28)
301 #define IP4_31_28 FM(RD_WR_N) F_(0, 0) FM(MSIOF3_RXD_D) FM(TX3_A) FM(HTX3_A) F_(0, 0) F_(0, 0) F_(0, 0) FM(CAN0_RX_A) FM(CANFD0_RX_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
467 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
903 PINMUX_IPSR_GPSR(IP4_31_28, RD_WR_N),
904 PINMUX_IPSR_MSEL(IP4_31_28, MSIOF3_RXD_D, SEL_MSIOF3_3),
905 PINMUX_IPSR_MSEL(IP4_31_28, TX3_A, SEL_SCIF3_0),
906 PINMUX_IPSR_MSEL(IP4_31_28, HTX3_A, SEL_HSCIF3_0),
907 PINMUX_IPSR_MSEL(IP4_31_28, CAN0_RX_A, SEL_RCAN0_0),
908 PINMUX_IPSR_MSEL(IP4_31_28, CANFD0_RX_
[all...]
H A Dpfc-r8a7796.c109 #define GPSR1_24 F_(RD_WR_N, IP4_31_28)
301 #define IP4_31_28 FM(RD_WR_N) F_(0, 0) FM(MSIOF3_RXD_D) FM(TX3_A) FM(HTX3_A) F_(0, 0) F_(0, 0) F_(0, 0) FM(CAN0_RX_A) FM(CANFD0_RX_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
467 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
901 PINMUX_IPSR_GPSR(IP4_31_28, RD_WR_N),
902 PINMUX_IPSR_MSEL(IP4_31_28, MSIOF3_RXD_D, SEL_MSIOF3_3),
903 PINMUX_IPSR_MSEL(IP4_31_28, TX3_A, SEL_SCIF3_0),
904 PINMUX_IPSR_MSEL(IP4_31_28, HTX3_A, SEL_HSCIF3_0),
905 PINMUX_IPSR_MSEL(IP4_31_28, CAN0_RX_A, SEL_RCAN0_0),
906 PINMUX_IPSR_MSEL(IP4_31_28, CANFD0_RX_
[all...]
H A Dpfc-r8a77950.c103 #define GPSR1_24 F_(RD_WR_N, IP4_31_28)
295 #define IP4_31_28 FM(RD_WR_N) F_(0, 0) FM(MSIOF3_RXD_D) FM(TX3_A) FM(HTX3_A) F_(0, 0) F_(0, 0) F_(0, 0) FM(CAN0_RX_A) FM(CANFD0_RX_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
452 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
890 PINMUX_IPSR_GPSR(IP4_31_28, RD_WR_N),
891 PINMUX_IPSR_MSEL(IP4_31_28, MSIOF3_RXD_D, SEL_MSIOF3_3),
892 PINMUX_IPSR_MSEL(IP4_31_28, TX3_A, SEL_SCIF3_0),
893 PINMUX_IPSR_MSEL(IP4_31_28, HTX3_A, SEL_HSCIF3_0),
894 PINMUX_IPSR_MSEL(IP4_31_28, CAN0_RX_A, SEL_RCAN0_0),
895 PINMUX_IPSR_MSEL(IP4_31_28, CANFD0_RX_
[all...]
H A Dpfc-r8a77470.c690 PINMUX_IPSR_GPSR(IP4_31_28, DU0_DR6),
691 PINMUX_IPSR_MSEL(IP4_31_28, RX2_C, SEL_SCIF2_2),
692 PINMUX_IPSR_GPSR(IP4_31_28, A6),
2864 /* IP4_31_28 [4] */
/kernel/linux/linux-6.6/drivers/pinctrl/renesas/
H A Dpfc-r8a77970.c100 #define GPSR2_16 F_(VI0_FIELD, IP4_31_28)
203 #define IP4_31_28 FM(VI0_FIELD) FM(HRX2) FM(PWM4_A) FM(CS1_N) FM(FSCLKST2_N_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
285 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
560 PINMUX_IPSR_GPSR(IP4_31_28, VI0_FIELD),
561 PINMUX_IPSR_GPSR(IP4_31_28, HRX2),
562 PINMUX_IPSR_MSEL(IP4_31_28, PWM4_A, SEL_PWM4_0),
563 PINMUX_IPSR_GPSR(IP4_31_28, CS1_N),
564 PINMUX_IPSR_GPSR(IP4_31_28, FSCLKST2_N_A),
2273 IP4_31_28
[all...]
H A Dpfc-r8a77980.c115 #define GPSR2_16 F_(VI0_FIELD, IP4_31_28)
237 #define IP4_31_28 FM(VI0_FIELD) FM(HRX2) FM(PWM4_A) FM(CS1_N) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
335 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
638 PINMUX_IPSR_GPSR(IP4_31_28, VI0_FIELD),
639 PINMUX_IPSR_GPSR(IP4_31_28, HRX2),
640 PINMUX_IPSR_MSEL(IP4_31_28, PWM4_A, SEL_PWM4_0),
641 PINMUX_IPSR_GPSR(IP4_31_28, CS1_N),
2727 IP4_31_28
H A Dpfc-r8a77990.c94 #define GPSR1_16 F_(A16, IP4_31_28)
255 #define IP4_31_28 FM(A16) FM(MSIOF1_SYNC) FM(MSIOF2_SS1_B) FM(VI4_DATA19) FM(VI5_DATA5_A) FM(DU_DB5) F_(0, 0) F_(0, 0) FM(LCDOUT5) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
402 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
788 PINMUX_IPSR_GPSR(IP4_31_28, A16),
789 PINMUX_IPSR_GPSR(IP4_31_28, MSIOF1_SYNC),
790 PINMUX_IPSR_GPSR(IP4_31_28, MSIOF2_SS1_B),
791 PINMUX_IPSR_GPSR(IP4_31_28, VI4_DATA19),
792 PINMUX_IPSR_MSEL(IP4_31_28, VI5_DATA5_A, SEL_VIN5_0),
793 PINMUX_IPSR_GPSR(IP4_31_28, DU_DB
[all...]
H A Dpfc-r8a77995.c121 #define GPSR2_1 F_(VI4_DATA0, IP4_31_28)
251 #define IP4_31_28 FM(VI4_DATA0) FM(PWM0_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
376 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
689 PINMUX_IPSR_GPSR(IP4_31_28, VI4_DATA0),
690 PINMUX_IPSR_MSEL(IP4_31_28, PWM0_A, SEL_PWM0_0),
2714 IP4_31_28
H A Dpfc-r8a77951.c103 #define GPSR1_24 F_(RD_WR_N, IP4_31_28)
295 #define IP4_31_28 FM(RD_WR_N) F_(0, 0) FM(MSIOF3_RXD_D) FM(TX3_A) FM(HTX3_A) F_(0, 0) F_(0, 0) F_(0, 0) FM(CAN0_RX_A) FM(CANFD0_RX_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
461 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
896 PINMUX_IPSR_GPSR(IP4_31_28, RD_WR_N),
897 PINMUX_IPSR_MSEL(IP4_31_28, MSIOF3_RXD_D, SEL_MSIOF3_3),
898 PINMUX_IPSR_MSEL(IP4_31_28, TX3_A, SEL_SCIF3_0),
899 PINMUX_IPSR_MSEL(IP4_31_28, HTX3_A, SEL_HSCIF3_0),
900 PINMUX_IPSR_MSEL(IP4_31_28, CAN0_RX_A, SEL_RCAN0_0),
901 PINMUX_IPSR_MSEL(IP4_31_28, CANFD0_RX_
[all...]
H A Dpfc-r8a77965.c108 #define GPSR1_24 F_(RD_WR_N, IP4_31_28)
300 #define IP4_31_28 FM(RD_WR_N) F_(0, 0) FM(MSIOF3_RXD_D) FM(TX3_A) FM(HTX3_A) F_(0, 0) F_(0, 0) F_(0, 0) FM(CAN0_RX_A) FM(CANFD0_RX_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
466 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
902 PINMUX_IPSR_GPSR(IP4_31_28, RD_WR_N),
903 PINMUX_IPSR_MSEL(IP4_31_28, MSIOF3_RXD_D, SEL_MSIOF3_3),
904 PINMUX_IPSR_MSEL(IP4_31_28, TX3_A, SEL_SCIF3_0),
905 PINMUX_IPSR_MSEL(IP4_31_28, HTX3_A, SEL_HSCIF3_0),
906 PINMUX_IPSR_MSEL(IP4_31_28, CAN0_RX_A, SEL_RCAN0_0),
907 PINMUX_IPSR_MSEL(IP4_31_28, CANFD0_RX_
[all...]
H A Dpfc-r8a7796.c108 #define GPSR1_24 F_(RD_WR_N, IP4_31_28)
300 #define IP4_31_28 FM(RD_WR_N) F_(0, 0) FM(MSIOF3_RXD_D) FM(TX3_A) FM(HTX3_A) F_(0, 0) F_(0, 0) F_(0, 0) FM(CAN0_RX_A) FM(CANFD0_RX_A) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) macro
466 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
900 PINMUX_IPSR_GPSR(IP4_31_28, RD_WR_N),
901 PINMUX_IPSR_MSEL(IP4_31_28, MSIOF3_RXD_D, SEL_MSIOF3_3),
902 PINMUX_IPSR_MSEL(IP4_31_28, TX3_A, SEL_SCIF3_0),
903 PINMUX_IPSR_MSEL(IP4_31_28, HTX3_A, SEL_HSCIF3_0),
904 PINMUX_IPSR_MSEL(IP4_31_28, CAN0_RX_A, SEL_RCAN0_0),
905 PINMUX_IPSR_MSEL(IP4_31_28, CANFD0_RX_
[all...]
H A Dpfc-r8a77470.c700 PINMUX_IPSR_GPSR(IP4_31_28, DU0_DR6),
701 PINMUX_IPSR_MSEL(IP4_31_28, RX2_C, SEL_SCIF2_2),
702 PINMUX_IPSR_GPSR(IP4_31_28, A6),
2781 /* IP4_31_28 [4] */

Completed in 75 milliseconds