Lines Matching refs:zd
782 bool FitsInLane(const CPURegister& zd) const {
783 return FitsInBits(zd.GetLaneSizeInBits());
785 bool FitsInSignedLane(const CPURegister& zd) const {
786 return IsIntN(zd.GetLaneSizeInBits());
788 bool FitsInUnsignedLane(const CPURegister& zd) const {
789 return IsUintN(zd.GetLaneSizeInBits());
824 bool TryEncodeAsShiftedIntNForLane(const CPURegister& zd, T* imm) const {
826 VIXL_ASSERT(FitsInLane(zd));
846 if (unshifted.IsUintN(zd.GetLaneSizeInBits() - kShift)) {
847 int64_t encoded = unshifted.AsIntN(zd.GetLaneSizeInBits() - kShift);
859 // if (imm.TryEncodeAsShiftedIntNForLane<8, 0>(zd, &imm8, &shift) ||
860 // imm.TryEncodeAsShiftedIntNForLane<8, 8>(zd, &imm8, &shift)) {
861 // insn(zd, imm8, shift)
864 bool TryEncodeAsShiftedIntNForLane(const CPURegister& zd,
867 if (TryEncodeAsShiftedIntNForLane<N, kShift>(zd, imm)) {
876 bool TryEncodeAsIntNForLane(const CPURegister& zd, T* imm) const {
877 return TryEncodeAsShiftedIntNForLane<N, 0>(zd, imm);
883 bool TryEncodeAsShiftedUintNForLane(const CPURegister& zd, T* imm) const {
885 VIXL_ASSERT(FitsInLane(zd));
889 USE(zd);
901 bool TryEncodeAsShiftedUintNForLane(const CPURegister& zd,
904 if (TryEncodeAsShiftedUintNForLane<N, kShift>(zd, imm)) {