Lines Matching refs:Is64Bits
159 VIXL_ASSERT(reg.Is64Bits() || (shift_amount < kWRegSize));
175 VIXL_ASSERT(reg.Is64Bits() || ((extend != SXTX) && (extend != UXTX)));
221 return Operand(reg_, reg_.Is64Bits() ? UXTX : UXTW, shift_amount_);
244 VIXL_ASSERT(base.Is64Bits() && !base.IsZero());
259 VIXL_ASSERT(base.Is64Bits() && !base.IsZero());
264 VIXL_ASSERT(regoffset.Is64Bits() || (extend != SXTX));
279 VIXL_ASSERT(base.Is64Bits() && !base.IsZero());
280 VIXL_ASSERT(regoffset.Is64Bits() && !regoffset.IsSP());
292 VIXL_ASSERT(base.Is64Bits() && !base.IsZero());
307 VIXL_ASSERT(regoffset_.Is64Bits() && !regoffset_.IsSP());
323 VIXL_ASSERT((regoffset_.Is64Bits() || (extend_ != SXTX)));