Lines Matching refs:uxtl
1559 LogicVRegister extendedreg = uxtl(vform, temp2, src);
3119 LogicVRegister Simulator::uxtl(VectorFormat vform,
3154 return uxtl(vform, dst, src, /* is_2 = */ true);
3485 uxtl(vform, temp1, src1);
3486 uxtl(vform, temp2, src2);
3509 uxtl(vform, temp, src2);
3577 uxtl(vform, temp1, src1);
3578 uxtl(vform, temp2, src2);
3601 uxtl(vform, temp, src2);
3669 uxtl(vform, temp1, src1);
3670 uxtl(vform, temp2, src2);
3717 uxtl(vform, temp1, src1);
3718 uxtl(vform, temp2, src2);
3766 uxtl(vform, temp1, src1, is_2);
3767 uxtl(vform, temp2, src2, is_2);
3808 uxtl(vform, temp1, src1, is_2);
3809 uxtl(vform, temp2, src2, is_2);
3850 uxtl(vform, temp1, src1, is_2);
3851 uxtl(vform, temp2, src2, is_2);