Lines Matching defs:za
1406 const ZRegister& za) {
1412 VIXL_ASSERT(AreSameLaneSize(zdn, zm, za));
1415 Emit(FMAD_z_p_zzz | SVESize(zdn) | Rd(zdn) | PgLow8(pg) | Rn(zm) | Rm(za));
1451 const ZRegister& za) {
1457 VIXL_ASSERT(AreSameLaneSize(zdn, zm, za));
1460 Emit(FMSB_z_p_zzz | SVESize(zdn) | Rd(zdn) | PgLow8(pg) | Rn(zm) | Rm(za));
1466 const ZRegister& za) {
1472 VIXL_ASSERT(AreSameLaneSize(zdn, zm, za));
1475 Emit(FNMAD_z_p_zzz | SVESize(zdn) | Rd(zdn) | PgLow8(pg) | Rn(zm) | Rm(za));
1511 const ZRegister& za) {
1517 VIXL_ASSERT(AreSameLaneSize(zdn, zm, za));
1520 Emit(FNMSB_z_p_zzz | SVESize(zdn) | Rd(zdn) | PgLow8(pg) | Rn(zm) | Rm(za));
3176 const ZRegister& za) {
3182 VIXL_ASSERT(AreSameLaneSize(zdn, zm, za));
3184 Emit(MAD_z_p_zzz | SVESize(zdn) | Rd(zdn) | PgLow8(pg) | Rm(zm) | Rn(za));
3218 const ZRegister& za) {
3224 VIXL_ASSERT(AreSameLaneSize(zdn, zm, za));
3226 Emit(MSB_z_p_zzz | SVESize(zdn) | Rd(zdn) | PgLow8(pg) | Rm(zm) | Rn(za));