Lines Matching refs:xm
234 void Assembler::braa(const Register& xn, const Register& xm) {
236 VIXL_ASSERT(xn.Is64Bits() && xm.Is64Bits());
237 Emit(BRAA | Rn(xn) | RdSP(xm));
240 void Assembler::brab(const Register& xn, const Register& xm) {
242 VIXL_ASSERT(xn.Is64Bits() && xm.Is64Bits());
243 Emit(BRAB | Rn(xn) | RdSP(xm));
246 void Assembler::blraa(const Register& xn, const Register& xm) {
248 VIXL_ASSERT(xn.Is64Bits() && xm.Is64Bits());
249 Emit(BLRAA | Rn(xn) | RdSP(xm));
252 void Assembler::blrab(const Register& xn, const Register& xm) {
254 VIXL_ASSERT(xn.Is64Bits() && xm.Is64Bits());
255 Emit(BLRAB | Rn(xn) | RdSP(xm));
854 const Register& xm) {
856 VIXL_ASSERT(wd.Is32Bits() && wn.Is32Bits() && xm.Is64Bits());
857 Emit(SF(xm) | Rm(xm) | CRC32X | Rn(wn) | Rd(wd));
890 const Register& xm) {
892 VIXL_ASSERT(wd.Is32Bits() && wn.Is32Bits() && xm.Is64Bits());
893 Emit(SF(xm) | Rm(xm) | CRC32CX | Rn(wn) | Rd(wd));
989 const Register& xm) {
990 VIXL_ASSERT(xd.Is64Bits() && xn.Is64Bits() && xm.Is64Bits());
991 DataProcessing3Source(xd, xn, xm, xzr, SMULH_x);
997 const Register& xm) {
998 VIXL_ASSERT(xd.Is64Bits() && xn.Is64Bits() && xm.Is64Bits());
999 DataProcessing3Source(xd, xn, xm, xzr, UMULH_x);
1078 const Register& xm) {
1080 VIXL_ASSERT(xd.Is64Bits() && xn.Is64Bits() && xm.Is64Bits());
1081 Emit(SF(xd) | PACGA | Rd(xd) | Rn(xn) | RmSP(xm));
1959 const Register& xm) {
1962 Emit(0x9ac01400 | Rd(xd) | RnSP(xn) | Rm(xm));
1967 const Register& xm) {
1970 Emit(0x9ac01000 | RdSP(xd) | RnSP(xn) | Rm(xm));
2059 const Register& xm) {
2062 Emit(0x9ac00000 | Rd(xd) | RnSP(xn) | RmSP(xm));
2067 const Register& xm) {
2070 Emit(0xbac00000 | Rd(xd) | RnSP(xn) | RmSP(xm));