Lines Matching refs:wm
827 const Register& wm) {
829 VIXL_ASSERT(wd.Is32Bits() && wn.Is32Bits() && wm.Is32Bits());
830 Emit(SF(wm) | Rm(wm) | CRC32B | Rn(wn) | Rd(wd));
836 const Register& wm) {
838 VIXL_ASSERT(wd.Is32Bits() && wn.Is32Bits() && wm.Is32Bits());
839 Emit(SF(wm) | Rm(wm) | CRC32H | Rn(wn) | Rd(wd));
845 const Register& wm) {
847 VIXL_ASSERT(wd.Is32Bits() && wn.Is32Bits() && wm.Is32Bits());
848 Emit(SF(wm) | Rm(wm) | CRC32W | Rn(wn) | Rd(wd));
863 const Register& wm) {
865 VIXL_ASSERT(wd.Is32Bits() && wn.Is32Bits() && wm.Is32Bits());
866 Emit(SF(wm) | Rm(wm) | CRC32CB | Rn(wn) | Rd(wd));
872 const Register& wm) {
874 VIXL_ASSERT(wd.Is32Bits() && wn.Is32Bits() && wm.Is32Bits());
875 Emit(SF(wm) | Rm(wm) | CRC32CH | Rn(wn) | Rd(wd));
881 const Register& wm) {
883 VIXL_ASSERT(wd.Is32Bits() && wn.Is32Bits() && wm.Is32Bits());
884 Emit(SF(wm) | Rm(wm) | CRC32CW | Rn(wn) | Rd(wd));
931 const Register& wm,
934 VIXL_ASSERT(wn.Is32Bits() && wm.Is32Bits());
935 DataProcessing3Source(xd, wn, wm, xa, UMADDL_x);
941 const Register& wm,
944 VIXL_ASSERT(wn.Is32Bits() && wm.Is32Bits());
945 DataProcessing3Source(xd, wn, wm, xa, SMADDL_x);
951 const Register& wm,
954 VIXL_ASSERT(wn.Is32Bits() && wm.Is32Bits());
955 DataProcessing3Source(xd, wn, wm, xa, UMSUBL_x);
961 const Register& wm,
964 VIXL_ASSERT(wn.Is32Bits() && wm.Is32Bits());
965 DataProcessing3Source(xd, wn, wm, xa, SMSUBL_x);
971 const Register& wm) {
973 VIXL_ASSERT(wn.Is32Bits() && wm.Is32Bits());
974 DataProcessing3Source(xd, wn, wm, xzr, SMADDL_x);