assembler-aarch64.cc - OpenGrok cross reference for /third_party/vixl/src/aarch64/assembler-aarch64.cc

Lines Matching refs:Is1S
2922   VIXL_ASSERT((vn.Is1H() && vd.Is1S()) || (vn.Is1S() && vd.Is1D()) ||
2993   V(sqdmlal,  NEON_SQDMLAL,  vn.Is1H() || vn.Is1S() || vn.Is4H() || vn.Is2S()) \
2994   V(sqdmlal2, NEON_SQDMLAL2, vn.Is1H() || vn.Is1S() || vn.Is8H() || vn.Is4S()) \
2995   V(sqdmlsl,  NEON_SQDMLSL,  vn.Is1H() || vn.Is1S() || vn.Is4H() || vn.Is2S()) \
2996   V(sqdmlsl2, NEON_SQDMLSL2, vn.Is1H() || vn.Is1S() || vn.Is8H() || vn.Is4S()) \
2997   V(sqdmull,  NEON_SQDMULL,  vn.Is1H() || vn.Is1S() || vn.Is4H() || vn.Is2S()) \
2998   V(sqdmull2, NEON_SQDMULL2, vn.Is1H() || vn.Is1S() || vn.Is8H() || vn.Is4S()) \
3271     VIXL_ASSERT(vd.Is1S());
3303   VIXL_ASSERT(vn.Is1H() || vn.Is1S() || vn.Is1D());
3324   VIXL_ASSERT(vd.Is1H() || vd.Is1S() || vd.Is1D());
3347   VIXL_ASSERT(vd.Is1H() || vd.Is1S() || vd.Is1D());
3378   } else if (vd.Is1S()) {
3397   } else if (vd.Is1S()) {
3416   } else if (vd.Is1S()) {
3435   } else if (vd.Is1S()) {
3454   } else if (vd.Is1S()) {
3472   VIXL_ASSERT(vn.Is1H() || vn.Is1S() || vn.Is1D());
3481   VIXL_ASSERT(vn.Is1H() || vn.Is1S() || vn.Is1D());
3521   VIXL_ASSERT(vn.Is1H() || vn.Is1S() || vn.Is1D());
3553   VIXL_ASSERT(vd.Is1H() || vd.Is1S() || vd.Is1D());
3564     VIXL_ASSERT(vn.Is1S() || vn.Is1H());
3565     op = vn.Is1S() ? FCVT_ds : FCVT_dh;
3566   } else if (vd.Is1S()) {
3571     VIXL_ASSERT(vn.Is1D() || vn.Is1S());
3618     VIXL_ASSERT(vd.Is1S() && vn.Is1D());
3652     VIXL_ASSERT((vd.Is1S() && vn.Is1S()) || (vd.Is1D() && vn.Is1D()));
3705   VIXL_ASSERT(vn.Is1H() || vn.Is1S() || vn.Is1D());
3728     VIXL_ASSERT(vd.Is1D() || vd.Is1S() || vd.Is2D() || vd.Is2S() || vd.Is4S() ||
3738   VIXL_ASSERT(vn.Is1H() || vn.Is1S() || vn.Is1D());
3761     VIXL_ASSERT(vd.Is1D() || vd.Is1S() || vd.Is2D() || vd.Is2S() || vd.Is4S() ||
3779     VIXL_ASSERT(vd.Is1D() || vd.Is1S() || vd.Is2D() || vd.Is2S() || vd.Is4S() ||
3797     VIXL_ASSERT(vd.Is1D() || vd.Is1S() || vd.Is2D() || vd.Is2S() || vd.Is4S() ||
3807   VIXL_ASSERT(vd.Is1H() || vd.Is1S() || vd.Is1D());
3821   VIXL_ASSERT(vd.Is1H() || vd.Is1S() || vd.Is1D());
3904         VIXL_ASSERT(vd.Is1S() || vd.Is1D());                                 \
3943       VIXL_ASSERT(vd.Is1S() || vd.Is1D());                                     \
4056     VIXL_ASSERT(vd.Is1S() || vd.Is1D());
4153     VIXL_ASSERT(vd.Is1S() || vd.Is1D());
4272         VIXL_ASSERT(vd.Is1H() || vd.Is1S() || vd.Is1D());                \
4405   VIXL_ASSERT((vd.Is1S() && vn.Is2S()) || (vd.Is1D() && vn.Is2D()) ||
4418   VIXL_ASSERT((vd.Is1S() && vn.Is2S()) || (vd.Is1D() && vn.Is2D()) ||
4431   VIXL_ASSERT((vd.Is1S() && vn.Is2S()) || (vd.Is1D() && vn.Is2D()) ||
4444   VIXL_ASSERT((vd.Is1S() && vn.Is2S()) || (vd.Is1D() && vn.Is2D()) ||
4457   VIXL_ASSERT((vd.Is1S() && vn.Is2S()) || (vd.Is1D() && vn.Is2D()) ||
4604   VIXL_ASSERT((vd.Is2S() && vm.Is1S()) || (vd.Is4S() && vm.Is1S()) ||
4605               (vd.Is1S() && vm.Is1S()) || (vd.Is2D() && vm.Is1D()) ||
4608   VIXL_ASSERT((vm.Is1S() && (vm_index < 4)) || (vm.Is1D() && (vm_index < 2)) ||
4615   } else if (vm.Is1S()) {
4643               (vd.Is1H() && vm.Is1H()) || (vd.Is2S() && vm.Is1S()) ||
4644               (vd.Is4S() && vm.Is1S()) || (vd.Is1S() && vm.Is1S()));
4646               (vm.Is1S() && (vm_index < 4)));
4668               (vd.Is1S() && vn.Is1H() && vm.Is1H()) ||
4669               (vd.Is2D() && vn.Is2S() && vm.Is1S()) ||
4670               (vd.Is2D() && vn.Is4S() && vm.Is1S()) ||
4671               (vd.Is1D() && vn.Is1S() && vm.Is1S()));
4674               (vm.Is1S() && (vm_index < 4)));
4913     VIXL_ASSERT((vd.Is1B() && vn.Is1H()) || (vd.Is1H() && vn.Is1S()) ||
4914                 (vd.Is1S() && vn.Is1D()));
5327               (vn.Is4H() && vd.Is1S()) || (vn.Is8H() && vd.Is1S()) ||
5351               (vn.Is4S() && vd.Is1S()));
5398     VIXL_ASSERT(vd.Is1S() || vd.Is1H());                         \
5527     VIXL_ASSERT((vd.Is1B() && vn.Is1H()) || (vd.Is1H() && vn.Is1S()) ||
5528                 (vd.Is1S() && vn.Is1D()));
6125   VIXL_ASSERT(vd.Is1H() || vd.Is1S() || vd.Is1D());
6135   VIXL_ASSERT(vd.Is1H() || vd.Is1S() || vd.Is1D());