assembler-aarch64.cc - OpenGrok cross reference for /third_party/vixl/src/aarch64/assembler-aarch64.cc

Lines Matching refs:Is16B
320   VIXL_ASSERT(vd.Is16B() || vd.Is8B());
321   VIXL_ASSERT(vn.Is16B());
2924               (vn.Is2S() && vd.Is2D()) || (vn.Is16B() && vd.Is8H()) ||
2943               (vm.Is2S() && vd.Is2D()) || (vm.Is16B() && vd.Is8H()) ||
2955               (vd.Is2S() && vn.Is2D()) || (vd.Is16B() && vn.Is8H()) ||
2964   V(pmull2, NEON_PMULL2, vn.IsVector() && vn.Is16B())                          \
4039   VIXL_ASSERT((vd.Is8H() && vn.Is16B() && shift == 8) ||
4198   V(and_,     NEON_AND,      vd.Is8B() || vd.Is16B())               \
4199   V(orr,      NEON_ORR,      vd.Is8B() || vd.Is16B())               \
4200   V(orn,      NEON_ORN,      vd.Is8B() || vd.Is16B())               \
4201   V(eor,      NEON_EOR,      vd.Is8B() || vd.Is16B())               \
4202   V(bic,      NEON_BIC,      vd.Is8B() || vd.Is16B())               \
4203   V(bit,      NEON_BIT,      vd.Is8B() || vd.Is16B())               \
4204   V(bif,      NEON_BIF,      vd.Is8B() || vd.Is16B())               \
4205   V(bsl,      NEON_BSL,      vd.Is8B() || vd.Is16B())               \
4206   V(pmul,     NEON_PMUL,     vd.Is8B() || vd.Is16B())               \
4377   VIXL_ASSERT((vd.Is2S() && vn.Is8B()) || (vd.Is4S() && vn.Is16B()));
4388   VIXL_ASSERT((vd.Is2S() && vn.Is8B()) || (vd.Is4S() && vn.Is16B()));
4398   VIXL_ASSERT((vd.Is2S() && vn.Is8B()) || (vd.Is4S() && vn.Is16B()));
4695               (vd.Is4S() && vn.Is16B() && vm.Is1S4B()));
4709               (vd.Is4S() && vn.Is16B() && vm.Is1S4B()));
4722               (vd.Is4S() && vn.Is16B() && vm.Is1S4B()));
4736               (vd.Is4S() && vn.Is16B() && vm.Is1S4B()));
4919                 (vd.Is2S() && vn.Is2D()) || (vd.Is16B() && vn.Is8H()) ||
4987   VIXL_ASSERT(vd.Is8B() || vd.Is16B());
4995   VIXL_ASSERT(vd.Is8B() || vd.Is16B());
5006   VIXL_ASSERT(vd.Is8B() || vd.Is16B());
5240   VIXL_ASSERT(vd.Is8B() || vd.Is16B());
5248   VIXL_ASSERT(vd.Is8B() || vd.Is16B());
5256   VIXL_ASSERT(vd.Is8B() || vd.Is16B() || vd.Is4H() || vd.Is8H());
5293               (vn.Is2S() && vd.Is1D()) || (vn.Is16B() && vd.Is8H()) ||
5326   VIXL_ASSERT((vn.Is8B() && vd.Is1H()) || (vn.Is16B() && vd.Is1H()) ||
5349   VIXL_ASSERT((vn.Is8B() && vd.Is1B()) || (vn.Is16B() && vd.Is1B()) ||
5509               (vn.Is2S() && vd.Is2D()) || (vn.Is16B() && vd.Is8H()) ||
5533                 (vd.Is2S() && vn.Is2D()) || (vd.Is16B() && vn.Is8H()) ||
6145   VIXL_ASSERT(vd.Is8B() || vd.Is16B() || vd.Is4H() || vd.Is8H() || vd.Is2S() ||
6152   if (vd.Is8B() || vd.Is16B()) {