macro-assembler-aarch32.h - OpenGrok cross reference for /third_party/vixl/src/aarch32/macro-assembler-aarch32.h

Lines Matching refs:IsS
12788     VIXL_ASSERT(rd.IsS() || rd.IsD());
12790     if (rd.IsS()) {
12798     VIXL_ASSERT(rd.IsS() || rd.IsD());
12801     if (rd.IsS()) {
12809     VIXL_ASSERT(rd.IsS() || rd.IsD());
12811     if (rd.IsS()) {
12819     VIXL_ASSERT(rd.IsS() || rd.IsD());
12821     if (rd.IsS()) {
12829     VIXL_ASSERT(rd.IsS() || rd.IsD());
12832     if (rd.IsS()) {
12840     VIXL_ASSERT(rd.IsS() || rd.IsD());
12843     if (rd.IsS()) {
12851     VIXL_ASSERT(rd.IsS() || rd.IsD());
12854     if (rd.IsS()) {
12862     VIXL_ASSERT(rd.IsS() || rd.IsD());
12865     if (rd.IsS()) {
12875     VIXL_ASSERT(rd.IsS() || rd.IsD());
12878     if (rd.IsS()) {
12888     VIXL_ASSERT(rd.IsS() || rd.IsD());
12891     if (rd.IsS()) {
12898     VIXL_ASSERT(rd.IsS() || rd.IsD());
12901     if (rd.IsS()) {
12908     VIXL_ASSERT(rd.IsS() || rd.IsD());
12911     if (rd.IsS()) {
12919     VIXL_ASSERT(rd.IsS() || rd.IsD());
12922     if (rd.IsS()) {
12930     VIXL_ASSERT(rd.IsS() || rd.IsD());
12932     if (rd.IsS()) {
12940     VIXL_ASSERT(rd.IsS() || rd.IsD());
12943     if (rd.IsS()) {
12951     VIXL_ASSERT(rd.IsS() || rd.IsD());
12953     if (rd.IsS()) {
12961     VIXL_ASSERT(rd.IsS() || rd.IsD());
12964     if (rd.IsS()) {
12974     VIXL_ASSERT(rd.IsS() || rd.IsD());
12977     if (rd.IsS()) {
12987     VIXL_ASSERT(rd.IsS() || rd.IsD());
12990     if (rd.IsS()) {
13000     VIXL_ASSERT(rd.IsS() || rd.IsD());
13002     if (rd.IsS()) {
13009     VIXL_ASSERT(rd.IsS() || rd.IsD());
13011     if (rd.IsS()) {
13018     VIXL_ASSERT(rd.IsS() || rd.IsD());
13020     if (rd.IsS()) {
13027     VIXL_ASSERT(rd.IsS() || rd.IsD());
13029     if (rd.IsS()) {
13036     VIXL_ASSERT(rd.IsS() || rd.IsD());
13038     if (rd.IsS()) {
13046     VIXL_ASSERT(rd.IsS() || rd.IsD());
13048     if (rd.IsS()) {
13056     VIXL_ASSERT(rd.IsS() || rd.IsD());
13058     if (rd.IsS()) {
13066     VIXL_ASSERT(rd.IsS() || rd.IsD());
13069     if (rd.IsS()) {
13076     VIXL_ASSERT(rd.IsS() || rd.IsD());
13079     if (rd.IsS()) {
13086     VIXL_ASSERT(rd.IsS() || rd.IsD());
13089     if (rd.IsS()) {
13096     VIXL_ASSERT(rd.IsS() || rd.IsD());
13099     if (rd.IsS()) {
13106     VIXL_ASSERT(rd.IsS() || rd.IsD());
13108     if (rd.IsS()) {
13116     VIXL_ASSERT(rd.IsS() || rd.IsD());
13119     if (rd.IsS()) {