Lines Matching defs:F32
404 return F32;
406 return F32;
422 return F32;
424 return F32;
466 return F32;
468 return F32;
484 return F32;
486 return F32;
494 return F32;
508 return F32;
522 return F32;
534 return F32;
544 return F32;
714 return F32;
820 return F32;
23291 // VMLA{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; T2
23293 F32,
23304 // VMLS{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; T2
23306 F32,
23343 // VNMLS{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; T1
23345 F32,
23356 // VNMLA{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; T1
23358 F32,
23395 // VMUL{<c>}{<q>}.F32 {<Sd>}, <Sn>, <Sm> ; T2
23397 F32,
23408 // VNMUL{<c>}{<q>}.F32 {<Sd>}, <Sn>, <Sm> ; T1
23410 F32,
23447 // VADD{<c>}{<q>}.F32 {<Sd>}, <Sn>, <Sm> ; T2
23449 F32,
23460 // VSUB{<c>}{<q>}.F32 {<Sd>}, <Sn>, <Sm> ; T2
23462 F32,
23499 // VDIV{<c>}{<q>}.F32 {<Sd>}, <Sn>, <Sm> ; T1
23501 F32,
23525 // VFNMS{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; T1
23527 F32,
23538 // VFNMA{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; T1
23540 F32,
23577 // VFMA{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; T2
23579 F32,
23590 // VFMS{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; T2
23592 F32,
23631 // VMOV{<c>}{<q>}.F32 <Sd>, #<imm> ; T2
23632 vmov(CurrentCond(), F32, SRegister(rd), imm);
23648 // VMOV{<c>}{<q>}.F32 <Sd>, <Sm> ; T2
23650 F32,
23659 // VABS{<c>}{<q>}.F32 <Sd>, <Sm> ; T2
23661 F32,
23670 // VNEG{<c>}{<q>}.F32 <Sd>, <Sm> ; T2
23672 F32,
23681 // VSQRT{<c>}{<q>}.F32 <Sd>, <Sm> ; T1
23683 F32,
23698 // VCVTB{<c>}{<q>}.F32.F16 <Sd>, <Sm> ; T1
23700 F32,
23710 // VCVTT{<c>}{<q>}.F32.F16 <Sd>, <Sm> ; T1
23712 F32,
23722 // VCVTB{<c>}{<q>}.F16.F32 <Sd>, <Sm> ; T1
23725 F32,
23734 // VCVTT{<c>}{<q>}.F16.F32 <Sd>, <Sm> ; T1
23737 F32,
23752 // VCMP{<c>}{<q>}.F32 <Sd>, <Sm> ; T1
23754 F32,
23763 // VCMPE{<c>}{<q>}.F32 <Sd>, <Sm> ; T1
23765 F32,
23773 // VCMP{<c>}{<q>}.F32 <Sd>, #0.0 ; T2
23774 vcmp(CurrentCond(), F32, SRegister(rd), 0.0);
23783 // VCMPE{<c>}{<q>}.F32 <Sd>, #0.0 ; T2
23784 vcmpe(CurrentCond(), F32, SRegister(rd), 0.0);
23800 // VRINTR{<c>}{<q>}.F32 <Sd>, <Sm> ; T1
23802 F32,
23811 // VRINTZ{<c>}{<q>}.F32 <Sd>, <Sm> ; T1
23813 F32,
23822 // VRINTX{<c>}{<q>}.F32 <Sd>, <Sm> ; T1
23824 F32,
23833 // VCVT{<c>}{<q>}.F64.F32 <Dd>, <Sm> ; T1
23836 F32,
23854 // VCVT{<c>}{<q>}.F32.<dt> <Sd>, <Sm> ; T1
23856 F32,
23880 // VCVT{<c>}{<q>}.F32.<dt> <Sdm>, <Sdm>, #<fbits> ; T1
23882 F32,
23896 // VCVTR{<c>}{<q>}.U32.F32 <Sd>, <Sm> ; T1
23899 F32,
23908 // VCVT{<c>}{<q>}.U32.F32 <Sd>, <Sm> ; T1
23911 F32,
23920 // VCVTR{<c>}{<q>}.S32.F32 <Sd>, <Sm> ; T1
23923 F32,
23932 // VCVT{<c>}{<q>}.S32.F32 <Sd>, <Sm> ; T1
23935 F32,
23958 // VCVT{<c>}{<q>}.<dt>.F32 <Sdm>, <Sdm>, #<fbits> ; T1
23961 F32,
24179 // VCVT{<c>}{<q>}.F32.F64 <Sd>, <Dm> ; T1
24181 F32,
24321 // VSELEQ.F32 <Sd>, <Sn>, <Sm> ; T1
24322 vseleq(F32, SRegister(rd), SRegister(rn), SRegister(rm));
24345 // VSELVS.F32 <Sd>, <Sn>, <Sm> ; T1
24346 vselvs(F32, SRegister(rd), SRegister(rn), SRegister(rm));
24369 // VSELGE.F32 <Sd>, <Sn>, <Sm> ; T1
24370 vselge(F32, SRegister(rd), SRegister(rn), SRegister(rm));
24393 // VSELGT.F32 <Sd>, <Sn>, <Sm> ; T1
24394 vselgt(F32, SRegister(rd), SRegister(rn), SRegister(rm));
24417 // VMAXNM{<q>}.F32 <Sd>, <Sn>, <Sm> ; T2
24418 vmaxnm(F32, SRegister(rd), SRegister(rn), SRegister(rm));
24429 // VMINNM{<q>}.F32 <Sd>, <Sn>, <Sm> ; T2
24430 vminnm(F32, SRegister(rd), SRegister(rn), SRegister(rm));
24468 // VRINTA{<q>}.F32 <Sd>, <Sm> ; T1
24469 vrinta(F32, SRegister(rd), SRegister(rm));
24480 // VRINTN{<q>}.F32 <Sd>, <Sm> ; T1
24481 vrintn(F32, SRegister(rd), SRegister(rm));
24492 // VRINTP{<q>}.F32 <Sd>, <Sm> ; T1
24493 vrintp(F32, SRegister(rd), SRegister(rm));
24504 // VRINTM{<q>}.F32 <Sd>, <Sm> ; T1
24505 vrintm(F32, SRegister(rd), SRegister(rm));
24520 // VCVTA{<q>}.<dt>.F32 <Sd>, <Sm> ; T1
24521 vcvta(dt, F32, SRegister(rd), SRegister(rm));
24533 // VCVTN{<q>}.<dt>.F32 <Sd>, <Sm> ; T1
24534 vcvtn(dt, F32, SRegister(rd), SRegister(rm));
24546 // VCVTP{<q>}.<dt>.F32 <Sd>, <Sm> ; T1
24547 vcvtp(dt, F32, SRegister(rd), SRegister(rm));
24559 // VCVTM{<q>}.<dt>.F32 <Sd>, <Sm> ; T1
24560 vcvtm(dt, F32, SRegister(rd), SRegister(rm));
25718 // VADD{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
25720 F32,
25731 // VSUB{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
25733 F32,
25744 // VPADD{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
25746 F32,
25757 // VABD{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
25759 F32,
25791 // VADD{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; T1
25793 F32,
25816 // VSUB{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; T1
25818 F32,
25841 // VABD{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; T1
25843 F32,
25882 // VCGE{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T2
25884 F32,
25899 // VCGT{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T2
25901 F32,
25967 // VCGE{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; T2
25969 F32,
25996 // VCGT{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; T2
25998 F32,
26021 // VMAX{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
26023 F32,
26034 // VMIN{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
26036 F32,
26047 // VPMAX{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
26049 F32,
26060 // VPMIN{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
26062 F32,
26094 // VMAX{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; T1
26096 F32,
26119 // VMIN{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; T1
26121 F32,
27669 // VCVT{<c>}{<q>}.F16.F32 <Dd>, <Qm> ; T1 NOLINT(whitespace/line_length)
27672 F32,
27748 // VCVT{<c>}{<q>}.F32.F16 <Qd>, <Dm> ; T1 NOLINT(whitespace/line_length)
27750 F32,
27839 // VCVTA{<q>}.<dt>.F32 <Dd>, <Dm> ; T1 NOLINT(whitespace/line_length)
27841 F32,
27861 // VCVTN{<q>}.<dt>.F32 <Dd>, <Dm> ; T1 NOLINT(whitespace/line_length)
27863 F32,
27900 // VCVTA{<q>}.<dt>.F32 <Qd>, <Qm> ; T1 NOLINT(whitespace/line_length)
27902 F32,
27930 // VCVTN{<q>}.<dt>.F32 <Qd>, <Qm> ; T1 NOLINT(whitespace/line_length)
27932 F32,
28087 // VCVTP{<q>}.<dt>.F32 <Dd>, <Dm> ; T1 NOLINT(whitespace/line_length)
28089 F32,
28109 // VCVTM{<q>}.<dt>.F32 <Dd>, <Dm> ; T1 NOLINT(whitespace/line_length)
28111 F32,
28145 // VCVTP{<q>}.<dt>.F32 <Qd>, <Qm> ; T1 NOLINT(whitespace/line_length)
28147 F32,
28175 // VCVTM{<q>}.<dt>.F32 <Qd>, <Qm> ; T1 NOLINT(whitespace/line_length)
28177 F32,
29964 // VFMA{<c>}{<q>}.F32 <Dd>, <Dn>, <Dm> ; T1
29966 F32,
29977 // VFMS{<c>}{<q>}.F32 <Dd>, <Dn>, <Dm> ; T1
29979 F32,
29999 // VMLA{<c>}{<q>}.F32 <Dd>, <Dn>, <Dm> ; T1
30001 F32,
30012 // VMLS{<c>}{<q>}.F32 <Dd>, <Dn>, <Dm> ; T1
30014 F32,
30025 // VMUL{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
30027 F32,
30047 // VACGE{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
30049 F32,
30060 // VACGT{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
30062 F32,
30082 // VRECPS{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
30084 F32,
30095 // VRSQRTS{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; T1
30097 F32,
30108 // VMAXNM{<q>}.F32 <Dd>, <Dn>, <Dm> ; T1
30109 vmaxnm(F32,
30123 // VMINNM{<q>}.F32 <Dd>, <Dn>, <Dm> ; T1
30124 vminnm(F32,
30711 // VFMA{<c>}{<q>}.F32 <Qd>, <Qn>, <Qm> ; T1
30713 F32,
30736 // VFMS{<c>}{<q>}.F32 <Qd>, <Qn>, <Qm> ; T1
30738 F32,
30770 // VMLA{<c>}{<q>}.F32 <Qd>, <Qn>, <Qm> ; T1
30772 F32,
30795 // VMLS{<c>}{<q>}.F32 <Qd>, <Qn>, <Qm> ; T1
30797 F32,
30820 // VMUL{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; T1
30822 F32,
30854 // VACGE{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; T1
30856 F32,
30879 // VACGT{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; T1
30881 F32,
30913 // VRECPS{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; T1
30915 F32,
30938 // VRSQRTS{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; T1
30940 F32,
30963 // VMAXNM{<q>}.F32 <Qd>, <Qn>, <Qm> ; T1
30964 vmaxnm(F32,
30990 // VMINNM{<q>}.F32 <Qd>, <Qn>, <Qm> ; T1
30991 vminnm(F32,
39072 // VADD{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
39073 vadd(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
39081 // VSUB{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
39082 vsub(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
39090 // VPADD{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
39091 vpadd(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
39099 // VABD{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
39100 vabd(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
39129 // VADD{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; A1
39130 vadd(al, F32, QRegister(rd), QRegister(rn), QRegister(rm));
39150 // VSUB{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; A1
39151 vsub(al, F32, QRegister(rd), QRegister(rn), QRegister(rm));
39171 // VABD{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; A1
39172 vabd(al, F32, QRegister(rd), QRegister(rn), QRegister(rm));
39204 // VCGE{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A2
39206 F32,
39221 // VCGT{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A2
39223 F32,
39285 // VCGE{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; A2
39287 F32,
39314 // VCGT{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; A2
39316 F32,
39339 // VMAX{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
39340 vmax(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
39348 // VMIN{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
39349 vmin(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
39357 // VPMAX{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
39358 vpmax(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
39366 // VPMIN{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
39367 vpmin(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
39396 // VMAX{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; A1
39397 vmax(al, F32, QRegister(rd), QRegister(rn), QRegister(rm));
39417 // VMIN{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; A1
39418 vmin(al, F32, QRegister(rd), QRegister(rn), QRegister(rm));
40257 // VFMA{<c>}{<q>}.F32 <Dd>, <Dn>, <Dm> ; A1
40258 vfma(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
40266 // VFMS{<c>}{<q>}.F32 <Dd>, <Dn>, <Dm> ; A1
40267 vfms(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
40296 // VFMA{<c>}{<q>}.F32 <Qd>, <Qn>, <Qm> ; A1
40297 vfma(al, F32, QRegister(rd), QRegister(rn), QRegister(rm));
40317 // VFMS{<c>}{<q>}.F32 <Qd>, <Qn>, <Qm> ; A1
40318 vfms(al, F32, QRegister(rd), QRegister(rn), QRegister(rm));
40335 // VMLA{<c>}{<q>}.F32 <Dd>, <Dn>, <Dm> ; A1
40336 vmla(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
40344 // VMLS{<c>}{<q>}.F32 <Dd>, <Dn>, <Dm> ; A1
40345 vmls(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
40353 // VMUL{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
40354 vmul(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
40383 // VMLA{<c>}{<q>}.F32 <Qd>, <Qn>, <Qm> ; A1
40384 vmla(al, F32, QRegister(rd), QRegister(rn), QRegister(rm));
40404 // VMLS{<c>}{<q>}.F32 <Qd>, <Qn>, <Qm> ; A1
40405 vmls(al, F32, QRegister(rd), QRegister(rn), QRegister(rm));
40425 // VMUL{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; A1
40426 vmul(al, F32, QRegister(rd), QRegister(rn), QRegister(rm));
40443 // VACGE{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
40444 vacge(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
40452 // VACGT{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
40453 vacgt(al, F32, DRegister(rd), DRegister(rn), DRegister(rm));
40482 // VACGE{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; A1
40483 vacge(al, F32, QRegister(rd), QRegister(rn), QRegister(rm));
40503 // VACGT{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; A1
40504 vacgt(al, F32, QRegister(rd), QRegister(rn), QRegister(rm));
40521 // VRECPS{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
40523 F32,
40534 // VRSQRTS{<c>}{<q>}.F32 {<Dd>}, <Dn>, <Dm> ; A1
40536 F32,
40547 // VMAXNM{<q>}.F32 <Dd>, <Dn>, <Dm> ; A1
40548 vmaxnm(F32, DRegister(rd), DRegister(rn), DRegister(rm));
40556 // VMINNM{<q>}.F32 <Dd>, <Dn>, <Dm> ; A1
40557 vminnm(F32, DRegister(rd), DRegister(rn), DRegister(rm));
40586 // VRECPS{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; A1
40588 F32,
40611 // VRSQRTS{<c>}{<q>}.F32 {<Qd>}, <Qn>, <Qm> ; A1
40613 F32,
40636 // VMAXNM{<q>}.F32 <Qd>, <Qn>, <Qm> ; A1
40637 vmaxnm(F32, QRegister(rd), QRegister(rn), QRegister(rm));
40657 // VMINNM{<q>}.F32 <Qd>, <Qn>, <Qm> ; A1
40658 vminnm(F32, QRegister(rd), QRegister(rn), QRegister(rm));
41954 // VCVT{<c>}{<q>}.F16.F32 <Dd>, <Qm> ; A1
41957 F32,
42018 // VCVT{<c>}{<q>}.F32.F16 <Qd>, <Dm> ; A1
42020 F32,
42093 // VCVTA{<q>}.<dt>.F32 <Dd>, <Dm> ; A1
42095 F32,
42111 // VCVTN{<q>}.<dt>.F32 <Dd>, <Dm> ; A1
42113 F32,
42146 // VCVTA{<q>}.<dt>.F32 <Qd>, <Qm> ; A1
42148 F32,
42172 // VCVTN{<q>}.<dt>.F32 <Qd>, <Qm> ; A1
42174 F32,
42309 // VCVTP{<q>}.<dt>.F32 <Dd>, <Dm> ; A1
42311 F32,
42327 // VCVTM{<q>}.<dt>.F32 <Dd>, <Dm> ; A1
42329 F32,
42359 // VCVTP{<q>}.<dt>.F32 <Qd>, <Qm> ; A1
42361 F32,
42385 // VCVTM{<q>}.<dt>.F32 <Qd>, <Qm> ; A1
42387 F32,
55229 // VSELEQ.F32 <Sd>, <Sn>, <Sm> ; A1
55230 vseleq(F32, SRegister(rd), SRegister(rn), SRegister(rm));
55247 // VSELVS.F32 <Sd>, <Sn>, <Sm> ; A1
55248 vselvs(F32, SRegister(rd), SRegister(rn), SRegister(rm));
55265 // VSELGE.F32 <Sd>, <Sn>, <Sm> ; A1
55266 vselge(F32, SRegister(rd), SRegister(rn), SRegister(rm));
55283 // VSELGT.F32 <Sd>, <Sn>, <Sm> ; A1
55284 vselgt(F32, SRegister(rd), SRegister(rn), SRegister(rm));
55301 // VMAXNM{<q>}.F32 <Sd>, <Sn>, <Sm> ; A2
55302 vmaxnm(F32, SRegister(rd), SRegister(rn), SRegister(rm));
55310 // VMINNM{<q>}.F32 <Sd>, <Sn>, <Sm> ; A2
55311 vminnm(F32, SRegister(rd), SRegister(rn), SRegister(rm));
55340 // VRINTA{<q>}.F32 <Sd>, <Sm> ; A1
55341 vrinta(F32, SRegister(rd), SRegister(rm));
55352 // VRINTN{<q>}.F32 <Sd>, <Sm> ; A1
55353 vrintn(F32, SRegister(rd), SRegister(rm));
55364 // VRINTP{<q>}.F32 <Sd>, <Sm> ; A1
55365 vrintp(F32, SRegister(rd), SRegister(rm));
55376 // VRINTM{<q>}.F32 <Sd>, <Sm> ; A1
55377 vrintm(F32, SRegister(rd), SRegister(rm));
55392 // VCVTA{<q>}.<dt>.F32 <Sd>, <Sm> ; A1
55393 vcvta(dt, F32, SRegister(rd), SRegister(rm));
55405 // VCVTN{<q>}.<dt>.F32 <Sd>, <Sm> ; A1
55406 vcvtn(dt, F32, SRegister(rd), SRegister(rm));
55418 // VCVTP{<q>}.<dt>.F32 <Sd>, <Sm> ; A1
55419 vcvtp(dt, F32, SRegister(rd), SRegister(rm));
55431 // VCVTM{<q>}.<dt>.F32 <Sd>, <Sm> ; A1
55432 vcvtm(dt, F32, SRegister(rd), SRegister(rm));
65576 // VMLA{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; A2
65578 F32,
65594 // VMLS{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; A2
65596 F32,
65648 // VMUL{<c>}{<q>}.F32 {<Sd>}, <Sn>, <Sm> ; A2
65650 F32,
65666 // VNMUL{<c>}{<q>}.F32 {<Sd>}, <Sn>, <Sm> ; A1
65668 F32,
65720 // VDIV{<c>}{<q>}.F32 {<Sd>}, <Sn>, <Sm> ; A1
65722 F32,
65756 // VFMA{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; A2
65758 F32,
65774 // VFMS{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; A2
65776 F32,
65986 // VNMLS{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; A1
65988 F32,
66004 // VNMLA{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; A1
66006 F32,
66058 // VADD{<c>}{<q>}.F32 {<Sd>}, <Sn>, <Sm> ; A2
66060 F32,
66076 // VSUB{<c>}{<q>}.F32 {<Sd>}, <Sn>, <Sm> ; A2
66078 F32,
66130 // VFNMS{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; A1
66132 F32,
66148 // VFNMA{<c>}{<q>}.F32 <Sd>, <Sn>, <Sm> ; A1
66150 F32,
66204 // VMOV{<c>}{<q>}.F32 <Sd>, #<imm> ; A2
66205 vmov(condition, F32, SRegister(rd), imm);
66226 // VMOV{<c>}{<q>}.F32 <Sd>, <Sm> ; A2
66227 vmov(condition, F32, SRegister(rd), SRegister(rm));
66239 // VABS{<c>}{<q>}.F32 <Sd>, <Sm> ; A2
66240 vabs(condition, F32, SRegister(rd), SRegister(rm));
66252 // VNEG{<c>}{<q>}.F32 <Sd>, <Sm> ; A2
66253 vneg(condition, F32, SRegister(rd), SRegister(rm));
66265 // VSQRT{<c>}{<q>}.F32 <Sd>, <Sm> ; A1
66266 vsqrt(condition, F32, SRegister(rd), SRegister(rm));
66284 // VCVTB{<c>}{<q>}.F32.F16 <Sd>, <Sm> ; A1
66286 F32,
66301 // VCVTT{<c>}{<q>}.F32.F16 <Sd>, <Sm> ; A1
66303 F32,
66318 // VCVTB{<c>}{<q>}.F16.F32 <Sd>, <Sm> ; A1
66321 F32,
66335 // VCVTT{<c>}{<q>}.F16.F32 <Sd>, <Sm> ; A1
66338 F32,
66358 // VCMP{<c>}{<q>}.F32 <Sd>, <Sm> ; A1
66359 vcmp(condition, F32, SRegister(rd), SRegister(rm));
66371 // VCMPE{<c>}{<q>}.F32 <Sd>, <Sm> ; A1
66372 vcmpe(condition, F32, SRegister(rd), SRegister(rm));
66383 // VCMP{<c>}{<q>}.F32 <Sd>, #0.0 ; A2
66384 vcmp(condition, F32, SRegister(rd), 0.0);
66398 // VCMPE{<c>}{<q>}.F32 <Sd>, #0.0 ; A2
66399 vcmpe(condition, F32, SRegister(rd), 0.0);
66420 // VRINTR{<c>}{<q>}.F32 <Sd>, <Sm> ; A1
66422 F32,
66436 // VRINTZ{<c>}{<q>}.F32 <Sd>, <Sm> ; A1
66438 F32,
66452 // VRINTX{<c>}{<q>}.F32 <Sd>, <Sm> ; A1
66454 F32,
66468 // VCVT{<c>}{<q>}.F64.F32 <Dd>, <Sm> ; A1
66471 F32,
66494 // VCVT{<c>}{<q>}.F32.<dt> <Sd>, <Sm> ; A1
66496 F32,
66525 // VCVT{<c>}{<q>}.F32.<dt> <Sdm>, <Sdm>, #<fbits> ; A1
66527 F32,
66546 // VCVTR{<c>}{<q>}.U32.F32 <Sd>, <Sm> ; A1
66549 F32,
66563 // VCVT{<c>}{<q>}.U32.F32 <Sd>, <Sm> ; A1
66566 F32,
66580 // VCVTR{<c>}{<q>}.S32.F32 <Sd>, <Sm> ; A1
66583 F32,
66597 // VCVT{<c>}{<q>}.S32.F32 <Sd>, <Sm> ; A1
66600 F32,
66628 // VCVT{<c>}{<q>}.<dt>.F32 <Sdm>, <Sdm>, #<fbits> ; A1
66631 F32,
66916 // VCVT{<c>}{<q>}.F32.F64 <Sd>, <Dm> ; A1
66918 F32,