Lines Matching refs:vsew
662 static int32_t GenZimm(VSew vsew, Vlmul vlmul, TailAgnosticType tail = tu,
664 return (mask << 7) | (tail << 6) | ((vsew & 0x7) << 3) | (vlmul & 0x7);
667 void vl(VRegister vd, Register rs1, uint8_t lumop, VSew vsew,
669 void vls(VRegister vd, Register rs1, Register rs2, VSew vsew,
671 void vlx(VRegister vd, Register rs1, VRegister vs3, VSew vsew,
674 void vs(VRegister vd, Register rs1, uint8_t sumop, VSew vsew,
676 void vss(VRegister vd, Register rs1, Register rs2, VSew vsew,
678 void vsx(VRegister vd, Register rs1, VRegister vs3, VSew vsew,
681 void vsu(VRegister vd, Register rs1, VRegister vs3, VSew vsew,
694 VRegister vd, Register rs1, uint8_t lumop, VSew vsew, MaskType mask = NoMask
700 VRegister vd, Register rs1, Register rs2, VSew vsew, MaskType mask = NoMask
706 VRegister vd, Register rs1, VRegister rs2, VSew vsew, MaskType mask = NoMask
1474 void vsetvli(Register rd, Register rs1, VSew vsew, Vlmul vlmul,
1477 void vsetivli(Register rd, uint8_t uimm, VSew vsew, Vlmul vlmul,
1480 inline void vsetvlmax(Register rd, VSew vsew, Vlmul vlmul,
1483 vsetvli(rd, zero_reg, vsew, vlmul, tu, mu);
1486 inline void vsetvl(VSew vsew, Vlmul vlmul, TailAgnosticType tail = tu,
1488 vsetvli(zero_reg, zero_reg, vsew, vlmul, tu, mu);