Lines Matching defs:reg_gpuaddr_lo
392 reg_gpuaddr_lo(const char *name, uint32_t dword, int level)
606 REG(SP_VS_OBJ_START_LO, reg_gpuaddr_lo),
608 REG(SP_HS_OBJ_START_LO, reg_gpuaddr_lo),
610 REG(SP_DS_OBJ_START_LO, reg_gpuaddr_lo),
612 REG(SP_GS_OBJ_START_LO, reg_gpuaddr_lo),
614 REG(SP_FS_OBJ_START_LO, reg_gpuaddr_lo),
616 REG(SP_CS_OBJ_START_LO, reg_gpuaddr_lo),
618 REG(TPL1_VS_TEX_CONST_LO, reg_gpuaddr_lo),
620 REG(TPL1_VS_TEX_SAMP_LO, reg_gpuaddr_lo),
622 REG(TPL1_HS_TEX_CONST_LO, reg_gpuaddr_lo),
624 REG(TPL1_HS_TEX_SAMP_LO, reg_gpuaddr_lo),
626 REG(TPL1_DS_TEX_CONST_LO, reg_gpuaddr_lo),
628 REG(TPL1_DS_TEX_SAMP_LO, reg_gpuaddr_lo),
630 REG(TPL1_GS_TEX_CONST_LO, reg_gpuaddr_lo),
632 REG(TPL1_GS_TEX_SAMP_LO, reg_gpuaddr_lo),
634 REG(TPL1_FS_TEX_CONST_LO, reg_gpuaddr_lo),
636 REG(TPL1_FS_TEX_SAMP_LO, reg_gpuaddr_lo),
638 REG(TPL1_CS_TEX_CONST_LO, reg_gpuaddr_lo),
640 REG(TPL1_CS_TEX_SAMP_LO, reg_gpuaddr_lo),
642 REG(TPL1_TP_BORDER_COLOR_BASE_ADDR_LO, reg_gpuaddr_lo),
644 // REG(RB_MRT_FLAG_BUFFER[0].ADDR_LO, reg_gpuaddr_lo),
646 // REG(RB_MRT_FLAG_BUFFER[1].ADDR_LO, reg_gpuaddr_lo),
648 // REG(RB_MRT_FLAG_BUFFER[2].ADDR_LO, reg_gpuaddr_lo),
650 // REG(RB_MRT_FLAG_BUFFER[3].ADDR_LO, reg_gpuaddr_lo),
652 // REG(RB_MRT_FLAG_BUFFER[4].ADDR_LO, reg_gpuaddr_lo),
654 // REG(RB_MRT_FLAG_BUFFER[5].ADDR_LO, reg_gpuaddr_lo),
656 // REG(RB_MRT_FLAG_BUFFER[6].ADDR_LO, reg_gpuaddr_lo),
658 // REG(RB_MRT_FLAG_BUFFER[7].ADDR_LO, reg_gpuaddr_lo),
660 // REG(RB_BLIT_FLAG_DST_LO, reg_gpuaddr_lo),
662 // REG(RB_MRT[0].BASE_LO, reg_gpuaddr_lo),
664 // REG(RB_DEPTH_BUFFER_BASE_LO, reg_gpuaddr_lo),
666 // REG(RB_DEPTH_FLAG_BUFFER_BASE_LO, reg_gpuaddr_lo),
668 // REG(RB_BLIT_DST_LO, reg_gpuaddr_lo),
671 // REG(RB_2D_SRC_LO, reg_gpuaddr_lo),
673 // REG(RB_2D_SRC_FLAGS_LO, reg_gpuaddr_lo),
675 // REG(RB_2D_DST_LO, reg_gpuaddr_lo),
677 // REG(RB_2D_DST_FLAGS_LO, reg_gpuaddr_lo),