aco_instruction_selection.cpp - OpenGrok cross reference for /third_party/mesa3d/src/amd/compiler/aco_instruction

Lines Matching refs:v2b
786    /* returns v2b or v1 for vop3p usage.
807          if (it->second[index].regClass() == v2b)
816       return emit_extract_vector(ctx, tmp, dword * 2, v2b);
1492       if (dst.regClass() == v1 || dst.regClass() == v2b || dst.regClass() == v1b) {
1526       } else if (dst.regClass() == v2b && ctx->program->gfx_level >= GFX10) {
1529             bld.vop3(aco_opcode::v_sub_u16_e64, Definition(bld.tmp(v2b)), Operand::zero(2), src));
1530       } else if (dst.regClass() == v2b) {
1533                   bld.vop2(aco_opcode::v_sub_u16, Definition(bld.tmp(v2b)), Operand::zero(2), src));
1560       } else if (dst.regClass() == v2b && ctx->program->gfx_level >= GFX9) {
1562       } else if (dst.regClass() == v2b) {
1579       if (dst.regClass() == v2b && ctx->program->gfx_level >= GFX10) {
1581       } else if (dst.regClass() == v2b) {
1595       if (dst.regClass() == v2b && ctx->program->gfx_level >= GFX10) {
1597       } else if (dst.regClass() == v2b) {
1611       if (dst.regClass() == v2b && ctx->program->gfx_level >= GFX10) {
1613       } else if (dst.regClass() == v2b) {
1627       if (dst.regClass() == v2b && ctx->program->gfx_level >= GFX10) {
1629       } else if (dst.regClass() == v2b) {
1645       } else if (dst.regClass() == v1 || dst.regClass() == v2b || dst.regClass() == v1b) {
1661       } else if (dst.regClass() == v1 || dst.regClass() == v2b || dst.regClass() == v1b) {
1677       } else if (dst.regClass() == v1 || dst.regClass() == v2b || dst.regClass() == v1b) {
1691       if (dst.regClass() == v2b && ctx->program->gfx_level >= GFX10) {
1693       } else if (dst.regClass() == v2b) {
1714       if (dst.regClass() == v2b && ctx->program->gfx_level >= GFX10) {
1716       } else if (dst.regClass() == v2b) {
1738       if (dst.regClass() == v2b && ctx->program->gfx_level >= GFX10) {
1740       } else if (dst.regClass() == v2b) {
1908       } else if (dst.regClass() == v2b) {
1998       if (dst.regClass() == v2b) {
2150       } else if (dst.regClass() == v2b) {
2240       if (dst.regClass() == v2b) {
2320       if (dst.regClass() == v2b) {
2342       if (dst.regClass() == v2b) {
2366       if (dst.regClass() == v2b) {
2386       if (dst.regClass() == v2b) {
2423       if (dst.regClass() == v2b) {
2440       if (dst.regClass() == v2b) {
2515       if (dst.regClass() == v2b) {
2539       if (dst.regClass() == v2b) {
2569       if (dst.regClass() == v2b) {
2602       if (dst.regClass() == v2b) {
2620       if (dst.regClass() == v2b) {
2631       if (dst.regClass() == v2b) {
2645       if (dst.regClass() == v2b) {
2655       if (dst.regClass() == v2b) {
2669       if (dst.regClass() == v2b) {
2681       if (dst.regClass() == v2b) {
2694       if (dst.regClass() == v2b) {
2726       if (dst.regClass() == v2b) {
2739       if (dst.regClass() == v2b) {
2790       if (dst.regClass() == v2b) {
2808       if (dst.regClass() == v2b) {
2820       if (dst.regClass() == v2b) {
2848       if (dst.regClass() == v2b) {
2851          src = bld.vop2(aco_opcode::v_add_f16, bld.def(v2b), Operand::zero(), src);
2853             bld.vop3(aco_opcode::v_med3_i16, bld.def(v2b), Operand::c16(-1), src, Operand::c16(1u));
2920       assert(dst.regClass() == v2b);
3000       assert(dst.regClass() == v2b);
3348       } else if (dst.regClass() == v2b) {
3514          src0 = emit_extract_vector(ctx, src0, 0, v2b);
3515          src1 = emit_extract_vector(ctx, src1, 0, v2b);
3562          src = bld.pseudo(aco_opcode::p_split_vector, bld.def(v2b), bld.def(v2b), src);
3580             bld.pseudo(aco_opcode::p_split_vector, bld.def(v2b), bld.def(v2b), src).def(1).getTemp();
3597       Temp f16 = bld.vop1(aco_opcode::v_cvt_f16_f32, bld.def(v2b), src);
5186    RegClass rc = instr->src[0].ssa->bit_size == 16 ? v2b : v1;
5267    if (dst.regClass() == v2b) {
5273          interp_p1 = bld.vintrp(aco_opcode::v_interp_p1lv_f16, bld.def(v2b), coord1,
5372          Temp tmp = ctx->program->allocateTmp(instr->dest.ssa.bit_size == 16 ? v2b : v1);
5474                elems[i] = bld.vop1(aco_opcode::v_cvt_f16_f32, bld.def(v2b), elems[i]);
5476                elems[i] = bld.pseudo(aco_opcode::p_extract_vector, bld.def(v2b), elems[i],
5653                   emit_extract_vector(ctx, fetch_dst, i, bitsize == 16 ? v2b : v1);
5733                aco_opcode::v_interp_mov_f32, bld.def(instr->dest.ssa.bit_size == 16 ? v2b : v1),
5972             Temp high = emit_extract_vector(ctx, tmp, byte_idx / 2, v2b);
5981             low = emit_extract_vector(ctx, tmp, byte_idx / 2, v2b);
5987       Temp dword = bld.pseudo(aco_opcode::p_create_vector, bld.def(v1), low, Operand(v2b));
6404          RegClass rc = d16 ? v2b : v1;
7990          count = bld.vop1(aco_opcode::v_cvt_f16_u16, bld.def(v2b), count);
8661          if (src.regClass() == v1b || src.regClass() == v2b) {
8666                           bld.def(src.regClass() == v1b ? v3b : v2b), tmp);
8709       if (src.regClass() == v1b || src.regClass() == v2b || src.regClass() == v1) {
8948       } else if (dst.regClass() == v2b) {
9592       RegClass rc = a16 ? v2b : v1;
9627       RegClass rc = g16 ? v2b : v1;