Lines Matching refs:sgpr
274 if (val.type() == RegType::sgpr)
363 assert(dst_rc.type() == RegType::vgpr && it->second[idx].type() == RegType::sgpr);
390 if (vec_src.type() == RegType::sgpr) {
421 if (dst.type() == RegType::sgpr && num_components > dst.size()) {
435 if (dst.type() == RegType::sgpr)
459 if (dst.type() == RegType::sgpr)
581 /* if dst is sgpr - split the src, but move the original to sgpr. */
582 vec = bld.pseudo(aco_opcode::p_as_uniform, bld.def(RegClass(RegType::sgpr, vec.size())), vec);
649 if (dst_bits % 32 == 0 || src.type() == RegType::sgpr)
655 assert(src.type() == RegType::sgpr || src_bits == src.bytes() * 8);
656 assert(dst.type() == RegType::sgpr || dst_bits == dst.bytes() * 8);
752 if (elem_size < 4 && vec.type() == RegType::sgpr && size == 1) {
758 bool as_uniform = elem_size < 4 && vec.type() == RegType::sgpr;
779 return vec.type() == RegType::sgpr ? Builder(ctx->program, ctx->block).as_uniform(dst) : dst;
877 if (src1.type() == RegType::sgpr) {
921 if (src1.type() == RegType::sgpr) {
949 has_sgpr = src[i].type() == RegType::sgpr;
977 if (src0.type() == RegType::sgpr && src1.type() == RegType::sgpr)
1003 has_sgpr = src[i].type() == RegType::sgpr;
1016 if (dst.type() == RegType::sgpr)
1031 if (src1.type() == RegType::sgpr) {
1075 assert(src0.type() == RegType::sgpr);
1076 assert(src1.type() == RegType::sgpr);
1163 if (!nir_src_is_divergent(instr->src[0].src)) { /* uniform condition and values in sgpr */
1260 if (val.type() == RegType::sgpr)
1402 if (elems[i].type() == RegType::sgpr && elem_rc.is_subdword())
1480 if (src.type() == RegType::vgpr && dst.type() == RegType::sgpr) {
1500 } else if (dst.type() == RegType::sgpr) {
1913 if (src1.type() == RegType::sgpr)
2067 else if (src1.type() == RegType::sgpr)
2156 if (src1.type() == RegType::sgpr) {
3083 (dst.type() == RegType::sgpr) ? Temp() : dst);
3084 if (dst.type() == RegType::sgpr) {
3106 (dst.type() == RegType::sgpr) ? Temp() : dst);
3107 if (dst.type() == RegType::sgpr) {
3190 } else if (instr->src[0].src.ssa->bit_size <= 32 && dst.type() == RegType::sgpr) {
3240 if (dst.type() == RegType::sgpr) {
3284 } else if (instr->src[0].src.ssa->bit_size <= 32 && dst.type() == RegType::sgpr) {
3330 if (dst.type() == RegType::sgpr) {
3393 if (dst.type() == RegType::sgpr && instr->src[0].src.ssa->bit_size < 32) {
3411 if (dst.type() == RegType::sgpr && instr->src[0].src.ssa->bit_size < 32) {
3682 if (dst.type() == RegType::sgpr) {
3934 assert(dst.type() == RegType::sgpr);
4154 if (val.type() == RegType::sgpr)
4182 RegType reg_type = RegType::sgpr;
4230 if (allocated_vec[j].bytes() % 4 == 0 && info.dst.type() == RegType::sgpr)
4249 if (info.dst.type() == RegType::sgpr && has_vgprs) {
4390 RegClass rc(RegType::sgpr, DIV_ROUND_UP(bytes_needed, 4u));
4407 Operand soffset = offset.type() == RegType::sgpr ? Operand(offset) : Operand::c32(0);
4573 if (offset.type() != RegType::sgpr) {
4590 } else if (address.type() == RegType::sgpr && offset.id()) {
4593 if (address.type() == RegType::sgpr && !offset.id())
4718 if (dst_type == RegType::sgpr)
4758 if (is_subdword && src.type() == RegType::sgpr)
4760 if (dst_type == RegType::sgpr)
4778 if (dst_type == RegType::sgpr)
4789 if (dst_type == RegType::sgpr)
5804 if (offset.type() == RegType::sgpr && ctx->options->gfx_level < GFX8)
5942 if (base && offset.type() == RegType::sgpr)
6040 } else if (coord.type() == RegType::sgpr) {
6060 if (coord.type() == RegType::sgpr)
6722 if (offset.type() == RegType::sgpr && ctx->options->gfx_level < GFX8)
6732 store->operands[2] = offset.type() == RegType::sgpr ? Operand(offset) : Operand::c32(0);
6821 mubuf->operands[2] = offset.type() == RegType::sgpr ? Operand(offset) : Operand::c32(0);
7278 bld.smem(opcode, bld.def(RegType::sgpr, size), base, offset), Operand::c32(0u));
7551 if (dst.type() == RegType::sgpr) {
8007 if (op == nir_op_ixor && count.type() == RegType::sgpr)
8143 defs[num_defs++] = bld.def(RegType::sgpr, dst.size());
8292 if (addr.type() == RegType::sgpr) {
9266 assert(src.type() == (instr->intrinsic == nir_intrinsic_load_scalar_arg_amd ? RegType::sgpr : RegType::vgpr));
9534 if (offset.type() == RegType::sgpr) {
9668 if (tg4_integer_cube_workaround || dst.type() == RegType::sgpr)
9673 dst.type() == RegType::sgpr) {
10188 assert(dst.type() == RegType::sgpr);
11589 RegClass type = RegClass(file == AC_ARG_SGPR ? RegType::sgpr : RegType::vgpr, size);
11597 ctx->arg_temps[i] = create_vec_from_array(ctx, elems, size, RegType::sgpr, 4);
12208 RegClass(file == AC_ARG_SGPR ? RegType::sgpr : RegType::vgpr, size));