Lines Matching refs:DUP2_ARG2
46 DUP2_ARG2(__lsx_vdp2_h_b, _tmp0, _filter0, _tmp1, _filter0, _reg0, _reg1); \
53 DUP2_ARG2(__lsx_vdp2_h_b, _tmp4, _filter2, _tmp5, _filter2, _reg2, _reg3); \
58 DUP2_ARG2(__lsx_vsadd_h, _reg0, _reg2, _reg1, _reg3, _out0, _out1); \
145 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
178 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
184 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
192 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
199 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
239 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
250 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
275 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
282 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
290 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
327 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
334 DUP2_ARG2(__lsx_vld, src, 0, _src, 0, src0, src2);
335 DUP2_ARG2(__lsx_vld, src, 8, _src, 8, src1, src3);
341 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
363 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
369 DUP2_ARG2(__lsx_vld, src, 0, src, 16, src0, src2);
378 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
382 DUP2_ARG2(__lsx_vld, src, 0, src, 16, src0, src2);
393 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
413 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
419 DUP2_ARG2(__lsx_vld, src, 0, src, 16, src0, src2);
427 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
431 DUP2_ARG2(__lsx_vld, src, 32, src, 48, src0, src2);
439 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
465 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
469 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src5, src6);
473 DUP2_ARG2(__lsx_vilvl_b, src4, src3, src6, src5, tmp4, tmp5);
474 DUP2_ARG2(__lsx_vilvl_d, tmp3, tmp0, tmp4, tmp1, reg0, reg1);
476 DUP2_ARG2(__lsx_vxori_b, reg0, 128, reg1, 128, reg0, reg1);
481 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src8, src9);
486 DUP2_ARG2(__lsx_vilvl_d, tmp1, tmp0, tmp3, tmp2, reg3, reg4);
487 DUP2_ARG2(__lsx_vxori_b, reg3, 128, reg4, 128, reg3, reg4);
529 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
533 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src5, src6);
538 DUP2_ARG2(__lsx_vxori_b, src4, 128, src5, 128, src4, src5);
542 DUP2_ARG2(__lsx_vilvl_b, src4, src3, src6, src5, reg4, reg5);
546 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src8, src9);
562 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
600 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
604 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src5, src6);
608 DUP2_ARG2(__lsx_vxori_b, src4, 128, src5, 128, src4, src5);
612 DUP2_ARG2(__lsx_vilvl_b, src4, src3, src6, src5, reg4, reg5);
615 DUP2_ARG2(__lsx_vilvh_b, src4, src3, src6, src5, reg10, reg11);
619 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src8, src9);
637 DUP2_ARG2(__lsx_vxori_b, tmp0, 128, tmp1, 128, tmp0, tmp1);
651 DUP2_ARG2(__lsx_vxori_b, tmp0, 128, tmp1, 128, tmp0, tmp1);
703 DUP2_ARG2(__lsx_vldx, src_tmp, src_stride, src_tmp, src_stride2,
708 DUP2_ARG2(__lsx_vldx, src_tmp, src_stride, src_tmp, src_stride2,
714 DUP2_ARG2(__lsx_vxori_b, src4, 128, src5, 128, src4, src5);
718 DUP2_ARG2(__lsx_vilvl_b, src4, src3, src6, src5, reg4, reg5);
721 DUP2_ARG2(__lsx_vilvh_b, src4, src3, src6, src5, reg10, reg11);
725 DUP2_ARG2(__lsx_vldx, src_tmp, src_stride, src_tmp, src_stride2,
745 DUP2_ARG2(__lsx_vxori_b, tmp0, 128, tmp1, 128, tmp0, tmp1);
758 DUP2_ARG2(__lsx_vxori_b, tmp0, 128, tmp1, 128, tmp0, tmp1);
819 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
823 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
827 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src5, src6);
831 DUP2_ARG2(__lsx_vxori_b, src4, 128, src5, 128, src4, src5);
845 DUP2_ARG2(__lsx_vpackev_b, tmp1, tmp0, tmp3, tmp2, tmp0, tmp1);
850 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src8, src9);
906 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
910 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
914 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src5, src6);
918 DUP2_ARG2(__lsx_vxori_b, src4, 128, src5, 128, src4, src5);
940 DUP2_ARG2(__lsx_vpackev_b, src4, src3, src6, src5, tmp5, tmp6);
944 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src8, src9);
971 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
1082 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
1112 DUP2_ARG2(__lsx_vldx, src_tmp1, src_stride, src_tmp1, src_stride2,
1118 DUP2_ARG2(__lsx_vldx, src_tmp2, src_stride, src_tmp2, src_stride2,
1194 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
1237 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
1277 DUP2_ARG2(__lsx_vilvl_d, tmp1, tmp0, tmp3, tmp2, tmp0, tmp1);
1278 DUP2_ARG2(__lsx_vxori_b, tmp0, 128, tmp1, 128, tmp0, tmp1);
1279 DUP2_ARG2(__lsx_vavgr_bu, tmp0, dst0, tmp1, dst1, dst0, dst1);
1328 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
1335 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
1350 DUP2_ARG2(__lsx_vilvl_d, dst1, dst0, dst3, dst2, dst0, dst1);
1352 DUP2_ARG2(__lsx_vxori_b, tmp0, 128, tmp1, 128, tmp0, tmp1);
1353 DUP2_ARG2(__lsx_vavgr_bu, tmp0, dst0, tmp1, dst1, dst0, dst1);
1381 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
1387 DUP2_ARG2(__lsx_vld, src, 0, src, 8, src0, src1);
1389 DUP2_ARG2(__lsx_vld, src, 0, src, 8, src2, src3);
1415 DUP2_ARG2(__lsx_vxori_b, dst2, 128, dst3, 128, dst2, dst3);
1416 DUP2_ARG2(__lsx_vavgr_bu, dst0, dst2, dst1, dst3, dst0, dst1);
1439 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
1445 DUP2_ARG2(__lsx_vld, src, 0, src, 16, src0, src2);
1449 DUP2_ARG2(__lsx_vld, dst_tmp, 0, dst, 16, dst0, dst1);
1472 DUP2_ARG2(__lsx_vxori_b, tmp0, 128, tmp1, 128, tmp0, tmp1);
1473 DUP2_ARG2(__lsx_vavgr_bu, dst0, tmp0, dst1, tmp1, dst0, dst1);
1495 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
1501 DUP2_ARG2(__lsx_vld, src, 0, src, 16, src0, src2);
1504 DUP2_ARG2(__lsx_vld, dst, 0, dst, 16, dst0, dst1);
1510 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
1511 DUP2_ARG2(__lsx_vavgr_bu, out0, dst0, out1, dst1, out0, out1);
1515 DUP2_ARG2(__lsx_vld, src, 32, src, 48, src0, src2);
1518 DUP2_ARG2(__lsx_vld, dst, 32, dst, 48, dst0, dst1);
1524 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
1525 DUP2_ARG2(__lsx_vavgr_bu, out0, dst0, out1, dst1, out0, out1);
1554 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
1558 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src5, src6);
1562 DUP2_ARG2(__lsx_vilvl_b, src4, src3, src6, src5, tmp4, tmp5);
1563 DUP2_ARG2(__lsx_vilvl_d, tmp3, tmp0, tmp4, tmp1, reg0, reg1);
1565 DUP2_ARG2(__lsx_vxori_b, reg0, 128, reg1, 128, reg0, reg1);
1570 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src8, src9);
1581 DUP2_ARG2(__lsx_vilvl_w, src1, src0, src3, src2, src0, src1);
1585 DUP2_ARG2(__lsx_vilvl_d, tmp1, tmp0, tmp3, tmp2, reg3, reg4);
1586 DUP2_ARG2(__lsx_vxori_b, reg3, 128, reg4, 128, reg3, reg4);
1631 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
1635 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src5, src6);
1639 DUP2_ARG2(__lsx_vxori_b, src4, 128, src5, 128, src4, src5);
1643 DUP2_ARG2(__lsx_vilvl_b, src4, src3, src6, src5, reg4, reg5);
1647 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src8, src9);
1658 DUP2_ARG2(__lsx_vilvl_d, src1, src0, src3, src2, src0, src1);
1672 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
1673 DUP2_ARG2(__lsx_vavgr_bu, out0, src0, out1, src1, out0, out1);
1724 DUP2_ARG2(__lsx_vldx, src_tmp, src_stride, src_tmp, src_stride2,
1729 DUP2_ARG2(__lsx_vldx, src_tmp, src_stride, src_tmp, src_stride2,
1734 DUP2_ARG2(__lsx_vxori_b, src4, 128, src5, 128, src4, src5);
1738 DUP2_ARG2(__lsx_vilvl_b, src4, src3, src6, src5, reg4, reg5);
1741 DUP2_ARG2(__lsx_vilvh_b, src4, src3, src6, src5, reg10, reg11);
1745 DUP2_ARG2(__lsx_vldx, src_tmp, src_stride, src_tmp, src_stride2,
1765 DUP2_ARG2(__lsx_vxori_b, tmp0, 128, tmp1, 128, tmp0, tmp1);
1768 DUP2_ARG2(__lsx_vavgr_bu, tmp0, tmp2, tmp1, tmp3, tmp0, tmp1);
1781 DUP2_ARG2(__lsx_vxori_b, tmp0, 128, tmp1, 128, tmp0, tmp1);
1784 DUP2_ARG2(__lsx_vavgr_bu, tmp0, tmp2, tmp1, tmp3, tmp0, tmp1);
1863 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
1867 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
1871 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src5, src6);
1876 DUP2_ARG2(__lsx_vxori_b, src4, 128, src5, 128, src4, src5);
1890 DUP2_ARG2(__lsx_vpackev_b, tmp1, tmp0, tmp3, tmp2, tmp0, tmp1);
1895 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src8, src9);
1906 DUP2_ARG2(__lsx_vilvl_w, src3, src2, src5, src4, src2, src3);
1965 DUP2_ARG2(__lsx_vaddi_bu, mask0, 2, mask0, 4, mask1, mask2);
1969 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
1973 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src5, src6);
1977 DUP2_ARG2(__lsx_vxori_b, src4, 128, src5, 128, src4, src5);
1999 DUP2_ARG2(__lsx_vpackev_b, src4, src3, src6, src5, tmp5, tmp6);
2003 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src8, src9);
2030 DUP2_ARG2(__lsx_vxori_b, out0, 128, out1, 128, out0, out1);
2039 DUP2_ARG2(__lsx_vilvl_d, src7, src5, src9, src8, src5, src7);
2040 DUP2_ARG2(__lsx_vavgr_bu, out0, src5, out1, src7, out0, out1);
2138 DUP2_ARG2(__lsx_vilvl_d, tmp1, tmp0, tmp3, tmp2, src0, src1);
2147 DUP2_ARG2(__lsx_vilvl_d, tmp1, tmp0, tmp3, tmp2, dst0, dst1);
2148 DUP2_ARG2(__lsx_vavgr_bu, src0, dst0, src1, dst1, dst0, dst1);
2177 DUP2_ARG2(__lsx_vldx, _src, src_stride, _src, src_stride2, src1, src2);
2182 DUP2_ARG2(__lsx_vldx, dst, dst_stride, dst, dst_stride2,
2216 DUP2_ARG2(__lsx_vldx, src_tmp1, src_stride, src_tmp1, src_stride2,
2222 DUP2_ARG2(__lsx_vldx, src_tmp2, src_stride, src_tmp2, src_stride2,
2228 DUP2_ARG2(__lsx_vldx, dst_tmp1, dst_stride, dst_tmp1, dst_stride2,
2232 DUP2_ARG2(__lsx_vldx, dst_tmp2, dst_stride, dst_tmp2, dst_stride2,