Lines Matching refs:s32
74 vadd.s32 \tmpd1, \in1, \in2
75 vsub.s32 \tmpd2, \in1, \in2
77 vneg.s32 \tmpd1, \tmpd1
79 vmull.s32 \tmpq3, \tmpd1, d0[0]
80 vmull.s32 \tmpq4, \tmpd2, d0[0]
88 vmull.s32 \tmpq3, \in1, d0[0]
99 vadd.s32 \tmpq1, \in1, \in2
100 vsub.s32 \tmpq2, \in1, \in2
101 vmull.s32 \tmpq3, \tmpd11, d0[0]
102 vmull.s32 \tmpq4, \tmpd12, d0[0]
106 vmull.s32 \tmpq3, \tmpd21, d0[0]
107 vmull.s32 \tmpq4, \tmpd22, d0[0]
111 vmull.s32 \tmpq5, \tmpd21, d0[0]
112 vmull.s32 \tmpq6, \tmpd22, d0[0]
124 vmull.s32 \out1, \in1, \coef1
125 vmlsl.s32 \out1, \in2, \coef2
128 vmlsl.s32 \out2, \in1, \coef2
129 vmlsl.s32 \out2, \in2, \coef1
131 vmull.s32 \out2, \in1, \coef2
132 vmlal.s32 \out2, \in2, \coef1
140 vmull.s32 \out1, \in1, \coef1
141 vmull.s32 \out2, \in2, \coef1
142 vmull.s32 \out3, \in1, \coef2
143 vmull.s32 \out4, \in2, \coef2
144 vmlsl.s32 \out1, \in3, \coef2
145 vmlsl.s32 \out2, \in4, \coef2
146 vmlal.s32 \out3, \in3, \coef1
147 vmlal.s32 \out4, \in4, \coef1
161 vmull.s32 \tmp1, \inout1, \coef1
162 vmull.s32 \tmp2, \inout1, \coef2
170 vmull.s32 \tmp2, \inout2, \coef1
171 vmlsl.s32 \tmp1, \inout2, \coef2
190 vadd.s32 \out1, \in1, \in2
191 vsub.s32 \out2, \in1, \in2
197 vsub.s32 \out1, \in1, \in2
198 vadd.s32 \out2, \in1, \in2
230 vshr.s32 q10, q10, #1
243 vmul.s32 q13, \c1, d1[1]
244 vmul.s32 q11, \c1, d1[0]
247 vmla.s32 q13, \c3, d1[0]
248 vmul.s32 q12, q14, d0[0]
249 vmul.s32 q10, q15, d0[0]
250 vmls.s32 q11, \c3, d1[1]
251 vrshr.s32 q13, q13, #14
252 vrshr.s32 q12, q12, #14
253 vrshr.s32 q10, q10, #14
254 vrshr.s32 q11, q11, #14
262 vmull.s32 q13, \cd2, d1[1]
263 vmull.s32 q15, \cd3, d1[1]
264 vmull.s32 q11, \cd2, d1[0]
265 vmull.s32 q3, \cd3, d1[0]
268 vmlal.s32 q13, \cd6, d1[0]
269 vmlal.s32 q15, \cd7, d1[0]
270 vmull.s32 q12, d28, d0[0]
271 vmull.s32 q14, d29, d0[0]
272 vmull.s32 q10, d4, d0[0]
273 vmull.s32 q8, d5, d0[0]
274 vmlsl.s32 q11, \cd6, d1[1]
275 vmlsl.s32 q3, \cd7, d1[1]
291 vmul.s32 q10, \c0, d2[0]
292 vmla.s32 q10, \c2, d2[1]
293 vmla.s32 q10, \c3, d3[0]
294 vmul.s32 q11, \c0, d3[0]
295 vmls.s32 q11, \c2, d2[0]
296 vsub.s32 \c0, \c0, \c2
297 vmls.s32 q11, \c3, d2[1]
298 vadd.s32 \c0, \c0, \c3
299 vmul.s32 q13, \c1, d3[1]
300 vmul.s32 q12, \c0, d3[1]
301 vadd.s32 q14, q10, q13
302 vadd.s32 q15, q11, q13
303 vrshr.s32 \c0, q14, #14
304 vadd.s32 q10, q10, q11
305 vrshr.s32 \c1, q15, #14
306 vsub.s32 q10, q10, q13
307 vrshr.s32 \c2, q12, #14
308 vrshr.s32 \c3, q10, #14
312 vmull.s32 q10, \cd0, d2[0]
313 vmull.s32 q4, \cd1, d2[0]
314 vmlal.s32 q10, \cd4, d2[1]
315 vmlal.s32 q4, \cd5, d2[1]
316 vmlal.s32 q10, \cd6, d3[0]
317 vmlal.s32 q4, \cd7, d3[0]
318 vmull.s32 q11, \cd0, d3[0]
319 vmull.s32 q5, \cd1, d3[0]
320 vmlsl.s32 q11, \cd4, d2[0]
321 vmlsl.s32 q5, \cd5, d2[0]
322 vsub.s32 \c0, \c0, \c2
323 vmlsl.s32 q11, \cd6, d2[1]
324 vmlsl.s32 q5, \cd7, d2[1]
325 vadd.s32 \c0, \c0, \c3
326 vmull.s32 q13, \cd2, d3[1]
327 vmull.s32 q6, \cd3, d3[1]
328 vmull.s32 q12, \cd0, d3[1]
329 vmull.s32 q7, \cd1, d3[1]
384 vmull.s32 q2, d4, d0[0]
386 vmull.s32 q2, d4, d0[0]
402 vshr.s32 q2, q2, #2
403 vshr.s32 q3, q3, #2
404 vshr.s32 q8, q8, #2
405 vshr.s32 q9, q9, #2
423 vrshr.s32 q2, q2, #4
424 vrshr.s32 q3, q3, #4
425 vrshr.s32 q8, q8, #4
426 vrshr.s32 q9, q9, #4
432 vqmovun.s32 d0, q2
433 vqmovun.s32 d1, q3
440 vqmovun.s32 d2, q8
441 vqmovun.s32 d3, q9
513 vneg.s32 q15, q15 @ q15 = out[7]
522 vneg.s32 q11, q11 @ q11 = out[3]
525 vneg.s32 q9, q9 @ q9 = out[1]
528 vneg.s32 q13, q13 @ q13 = out[5]
539 vmull.s32 q8, d16, d0[0]
541 vmull.s32 q8, d16, d0[0]
546 vrshr.s32 q8, q8, #5
560 vqmovun.s32 d4, q10
561 vqmovun.s32 d5, q11
562 vqmovun.s32 d6, q12
563 vqmovun.s32 d7, q13
582 vmov.s32 q2, #0
648 vrshr.s32 \coef0, \coef0, #5
649 vrshr.s32 \coef1, \coef1, #5
650 vrshr.s32 \coef2, \coef2, #5
651 vrshr.s32 \coef3, \coef3, #5
661 vqmovun.s32 d4, \coef0
662 vqmovun.s32 d5, \coef1
663 vqmovun.s32 d6, \coef2
664 vqmovun.s32 d7, \coef3
790 vmull.s32 q8, d16, d0[0]
792 vmull.s32 q8, d16, d0[0]
797 vrshr.s32 q8, q8, #6
813 vqmovun.s32 d0, q9
815 vqmovun.s32 d1, q10
817 vqmovun.s32 d2, q11
818 vqmovun.s32 d3, q12
819 vqmovun.s32 d4, q13
820 vqmovun.s32 d5, q14
823 vqmovun.s32 d6, q9
824 vqmovun.s32 d7, q10
914 vmull.s32 q4, d17, d4[0]
915 vmull.s32 q5, d18, d2[1]
916 vmull.s32 q15, d18, d2[0]
917 vmlsl.s32 q12, d19, d7[1]
918 vmull.s32 q14, d17, d4[1]
919 vmull.s32 q13, d19, d7[0]
920 vmull.s32 q11, d16, d0[0]
995 vneg.s32 d29, d29 @ d29 = out[13]
1004 vneg.s32 d19, d19 @ d19 = out[3]
1015 vneg.s32 d31, d5 @ d31 = out[15]
1016 vneg.s32 d17, d3 @ d17 = out[1]
1032 vmov.s32 q4, #0
1096 vrshr.s32 \coef0, \coef0, #6
1097 vrshr.s32 \coef1, \coef1, #6
1101 vrshr.s32 \coef2, \coef2, #6
1102 vrshr.s32 \coef3, \coef3, #6
1112 vqmovun.s32 d8, \coef0
1114 vqmovun.s32 d9, \coef1
1122 vqmovun.s32 d10, \coef2
1125 vqmovun.s32 d11, \coef3
1332 vmull.s32 q8, d16, d0[0]
1334 vmull.s32 q8, d16, d0[0]
1339 vrshr.s32 q8, q8, #6
1356 vqmovun.s32 d0, q9
1358 vqmovun.s32 d1, q10
1360 vqmovun.s32 d2, q11
1361 vqmovun.s32 d3, q12
1362 vqmovun.s32 d4, q13
1363 vqmovun.s32 d5, q14
1366 vqmovun.s32 d6, q9
1367 vqmovun.s32 d7, q10
1502 vmull.s32 q4, d16, d0[0]
1503 vmlsl.s32 q14, d19, d3[1]
1504 vmull.s32 q15, d16, d0[1]
1505 vmull.s32 q11, d17, d7[0]
1506 vmlsl.s32 q5, d17, d7[1]
1507 vmull.s32 q13, d19, d3[0]
1508 vmull.s32 q10, d18, d4[0]
1509 vmull.s32 q12, d18, d4[1]
1559 vmov.s32 d8, #0
1617 vmov.s32 d8, #0
1648 vadd.s32 d8, d8, d\i
1654 vsub.s32 d8, d8, d\i
1730 vmovn.s32 d0, q0
1731 vmovn.s32 d1, q1
1732 vmovn.s32 d2, q2
1733 vmovn.s32 d3, q3
1741 vadd.s32 d4, d4, d\a
1743 vadd.s32 d5, d5, d\b
1745 vadd.s32 d6, d6, d\c
1746 vadd.s32 d7, d7, d\d
1748 vsub.s32 d4, d4, d\a
1750 vsub.s32 d5, d5, d\b
1752 vsub.s32 d6, d6, d\c
1753 vsub.s32 d7, d7, d\d
1757 vrshr.s32 q2, q2, #6
1759 vrshr.s32 q3, q3, #6
1764 vqmovun.s32 d4, q2
1765 vqmovun.s32 d5, q3