Lines Matching refs:s32
39 vadd.s32 q13, q13, q9 @ z3 = 17*block[i+4*1] + 7*block[i+4*3]
40 vsub.s32 q12, q12, q1 @ z2 = 7*block[i+4*1] - 17*block[i+4*3]
41 vadd.s32 q1, q10, q13 @ z0 + z3
42 vadd.s32 q2, q11, q12 @ z1 + z2
43 vsub.s32 q8, q10, q13 @ z0 - z3
44 vsub.s32 q3, q11, q12 @ z1 - z2
49 vmov.s32 d0, #13
50 vadd.s32 q10, q1, q3
51 vsub.s32 q11, q1, q3
52 vshl.s32 q12, q2, #3
53 vshl.s32 q9, q2, #4
54 vmul.s32 q13, q11, d0[0]
55 vshl.s32 q11, q8, #4
56 vadd.s32 q9, q9, q2
57 vshl.s32 q15, q8, #3
58 vsub.s32 q12, q12, q2
59 vadd.s32 q11, q11, q8
60 vmul.s32 q14, q10, d0[0]
61 vsub.s32 q8, q15, q8
62 vsub.s32 q12, q12, q11
63 vadd.s32 q9, q9, q8
64 vadd.s32 q2, q13, q12 @ z1 + z2
65 vadd.s32 q1, q14, q9 @ z0 + z3
66 vsub.s32 q3, q13, q12 @ z1 - z2
67 vsub.s32 q15, q14, q9 @ z0 - z3
75 vrshrn.s32 d16, q1, #10 @ (z0 + z3) >> 10
76 vrshrn.s32 d17, q2, #10 @ (z1 + z2) >> 10
77 vrshrn.s32 d18, q3, #10 @ (z1 - z2) >> 10
78 vrshrn.s32 d19, q15, #10 @ (z0 - z3) >> 10
103 vshl.s32 q11, q2, #1
104 vshl.s32 q10, q1, #1
105 vshl.s32 q12, q3, #1
106 vshl.s32 q13, q15, #1
107 vadd.s32 q11, q11, q2
108 vadd.s32 q10, q10, q1
109 vadd.s32 q12, q12, q3
110 vadd.s32 q13, q13, q15
111 vshrn.s32 d0, q10, #11 @ (z0 + z3)*3 >> 11
112 vshrn.s32 d1, q11, #11 @ (z1 + z2)*3 >> 11
113 vshrn.s32 d2, q12, #11 @ (z1 - z2)*3 >> 11
114 vshrn.s32 d3, q13, #11 @ (z0 - z3)*3 >> 11
132 vrshrn.s32 d0, q1, #10 @ (dc * 13 * 13 + 0x200) >> 10
151 vshrn.s32 d0, q3, #11