Lines Matching defs:sccnxp_port_write
249 static void sccnxp_port_write(struct uart_port *port, u8 reg, u8 v)
316 sccnxp_port_write(port, SCCNXP_CTPU_REG, div_std >> 8);
317 sccnxp_port_write(port, SCCNXP_CTPL_REG, div_std);
340 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_MRPTR0);
341 sccnxp_port_write(port, SCCNXP_MR_REG, mr0);
344 sccnxp_port_write(port, SCCNXP_ACR_REG, acr | ACR_TIMER_MODE);
345 sccnxp_port_write(port, SCCNXP_CSR_REG, (csr << 4) | csr);
402 sccnxp_port_write(port, SCCNXP_CR_REG,
412 sccnxp_port_write(port, SCCNXP_CR_REG,
446 sccnxp_port_write(port, SCCNXP_THR_REG, port->x_char);
469 sccnxp_port_write(port, SCCNXP_THR_REG, xmit->buf[xmit->tail]);
548 sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_DISABLE);
631 sccnxp_port_write(port, SCCNXP_CR_REG, break_state ?
651 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_RX_RESET |
653 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_TX_RESET);
654 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_STATUS_RESET);
655 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_BREAK_RESET);
685 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_MRPTR1);
686 sccnxp_port_write(port, SCCNXP_MR_REG, mr1);
687 sccnxp_port_write(port, SCCNXP_MR_REG, mr2);
719 sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_ENABLE | CR_TX_ENABLE);
737 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_RX_RESET);
738 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_TX_RESET);
739 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_STATUS_RESET);
740 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_BREAK_RESET);
743 sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_ENABLE | CR_TX_ENABLE);
768 sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_DISABLE | CR_TX_DISABLE);
836 sccnxp_port_write(port, SCCNXP_THR_REG, c);