Lines Matching defs:SCCNXP_CR_REG
57 #define SCCNXP_CR_REG (0x02)
340 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_MRPTR0);
402 sccnxp_port_write(port, SCCNXP_CR_REG,
412 sccnxp_port_write(port, SCCNXP_CR_REG,
548 sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_DISABLE);
631 sccnxp_port_write(port, SCCNXP_CR_REG, break_state ?
651 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_RX_RESET |
653 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_TX_RESET);
654 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_STATUS_RESET);
655 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_BREAK_RESET);
685 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_MRPTR1);
719 sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_ENABLE | CR_TX_ENABLE);
737 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_RX_RESET);
738 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_TX_RESET);
739 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_STATUS_RESET);
740 sccnxp_port_write(port, SCCNXP_CR_REG, CR_CMD_BREAK_RESET);
743 sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_ENABLE | CR_TX_ENABLE);
768 sccnxp_port_write(port, SCCNXP_CR_REG, CR_RX_DISABLE | CR_TX_DISABLE);