Lines Matching refs:controller_base
882 void __iomem *controller_base = mt->thermal_base + offset;
890 writel(TEMP_MONCTL1_PERIOD_UNIT(12), controller_base + TEMP_MONCTL1);
898 controller_base + TEMP_MONCTL2);
902 controller_base + TEMP_AHBPOLL);
905 writel(0x0, controller_base + TEMP_MSRCTL0);
908 writel(0xffffffff, controller_base + TEMP_AHBTO);
911 writel(0x0, controller_base + TEMP_MONIDET0);
912 writel(0x0, controller_base + TEMP_MONIDET1);
927 writel(BIT(conf->auxadc_channel), controller_base + TEMP_ADCMUX);
931 controller_base + TEMP_ADCMUXADDR);
936 controller_base + TEMP_PNPMUXADDR);
940 writel(BIT(conf->auxadc_channel), controller_base + TEMP_ADCEN);
944 controller_base + TEMP_ADCENADDR);
948 controller_base + TEMP_ADCVALIDADDR);
952 controller_base + TEMP_ADCVOLTADDR);
955 writel(0x0, controller_base + TEMP_RDCTRL);
959 controller_base + TEMP_ADCVALIDMASK);
962 writel(0x0, controller_base + TEMP_ADCVOLTAGESHIFT);
966 controller_base + TEMP_ADCWRITECTRL);
973 controller_base + TEMP_MONCTL0);
977 controller_base + TEMP_ADCWRITECTRL);