Lines Matching defs:base
110 void __iomem *base;
227 iowrite16(spidat1, dspi->base + SPIDAT1 + 2);
370 iowrite32(delay, dspi->base + SPIDELAY);
373 iowrite32(spifmt, dspi->base + SPIFMT0);
421 set_io_bits(dspi->base + SPIPC0, 1 << spi_get_chipselect(spi, 0));
425 set_io_bits(dspi->base + SPIPC0, SPIPC0_SPIENA_MASK);
428 set_io_bits(dspi->base + SPIGCR1, SPIGCR1_LOOPBACK_MASK);
430 clear_io_bits(dspi->base + SPIGCR1, SPIGCR1_LOOPBACK_MASK);
510 buf = ioread32(dspi->base + SPIBUF);
517 status = ioread32(dspi->base + SPIFLG);
525 spidat1 = ioread32(dspi->base + SPIDAT1);
529 iowrite32(spidat1, dspi->base + SPIDAT1);
588 spidat1 = ioread32(dspi->base + SPIDAT1);
590 clear_io_bits(dspi->base + SPIGCR1, SPIGCR1_POWERDOWN_MASK);
591 set_io_bits(dspi->base + SPIGCR1, SPIGCR1_SPIENA_MASK);
597 set_io_bits(dspi->base + SPIINT, SPIINT_MASKINT);
603 iowrite32(spidat1, dspi->base + SPIDAT1);
651 iowrite16(spidat1 >> 16, dspi->base + SPIDAT1 + 2);
659 set_io_bits(dspi->base + SPIINT, SPIINT_DMA_REQ_EN);
675 clear_io_bits(dspi->base + SPIINT, SPIINT_MASKALL);
677 clear_io_bits(dspi->base + SPIINT, SPIINT_DMA_REQ_EN);
679 clear_io_bits(dspi->base + SPIGCR1, SPIGCR1_SPIENA_MASK);
680 set_io_bits(dspi->base + SPIGCR1, SPIGCR1_POWERDOWN_MASK);
735 clear_io_bits(dspi->base + SPIINT, SPIINT_MASKINT);
897 dspi->base = devm_platform_get_and_ioremap_resource(pdev, 0, &r);
898 if (IS_ERR(dspi->base)) {
899 ret = PTR_ERR(dspi->base);
961 iowrite32(0, dspi->base + SPIGCR0);
963 iowrite32(1, dspi->base + SPIGCR0);
967 iowrite32(spipc0, dspi->base + SPIPC0);
970 iowrite32(SPI_INTLVL_1, dspi->base + SPILVL);
972 iowrite32(SPI_INTLVL_0, dspi->base + SPILVL);
974 iowrite32(CS_DEFAULT, dspi->base + SPIDEF);
977 set_io_bits(dspi->base + SPIGCR1, SPIGCR1_CLKMOD_MASK);
978 set_io_bits(dspi->base + SPIGCR1, SPIGCR1_MASTER_MASK);
979 set_io_bits(dspi->base + SPIGCR1, SPIGCR1_POWERDOWN_MASK);
985 dev_info(&pdev->dev, "Controller at 0x%p\n", dspi->base);