Lines Matching refs:F7
237 #define F7(a) a##_MARK
240 F1(LCDD0), F3(PDM2_CLK_0), F7(DU0_DR0), IRQ(0), /* Port0 */
241 F1(LCDD1), F3(PDM2_DATA_1), F7(DU0_DR19), IRQ(1),
242 F1(LCDD2), F3(PDM3_CLK_2), F7(DU0_DR2), IRQ(2),
243 F1(LCDD3), F3(PDM3_DATA_3), F7(DU0_DR3), IRQ(3),
244 F1(LCDD4), F3(PDM4_CLK_4), F7(DU0_DR4), IRQ(4),
245 F1(LCDD5), F3(PDM4_DATA_5), F7(DU0_DR5), IRQ(5),
246 F1(LCDD6), F3(PDM0_OUTCLK_6), F7(DU0_DR6), IRQ(6),
247 F1(LCDD7), F3(PDM0_OUTDATA_7), F7(DU0_DR7), IRQ(7),
248 F1(LCDD8), F3(PDM1_OUTCLK_8), F7(DU0_DG0), IRQ(8),
249 F1(LCDD9), F3(PDM1_OUTDATA_9), F7(DU0_DG1), IRQ(9),
250 F1(LCDD10), F3(FSICCK), F7(DU0_DG2), IRQ(10), /* Port10 */
251 F1(LCDD11), F3(FSICISLD), F7(DU0_DG3), IRQ(11),
252 F1(LCDD12), F3(FSICOMC), F7(DU0_DG4), IRQ(12),
253 F1(LCDD13), F3(FSICOLR), F4(FSICILR), F7(DU0_DG5), IRQ(13),
254 F1(LCDD14), F3(FSICOBT), F4(FSICIBT), F7(DU0_DG6), IRQ(14),
255 F1(LCDD15), F3(FSICOSLD), F7(DU0_DG7), IRQ(15),
256 F1(LCDD16), F4(TPU1TO1), F7(DU0_DB0),
257 F1(LCDD17), F4(SF_IRQ_00), F7(DU0_DB1),
258 F1(LCDD18), F4(SF_IRQ_01), F7(DU0_DB2),
259 F1(LCDD19), F3(SCIFB3_RTS_19), F7(DU0_DB3),
260 F1(LCDD20), F3(SCIFB3_CTS_20), F7(DU0_DB4), /* Port20 */
261 F1(LCDD21), F3(SCIFB3_TXD_21), F7(DU0_DB5),
262 F1(LCDD22), F3(SCIFB3_RXD_22), F7(DU0_DB6),
263 F1(LCDD23), F3(SCIFB3_SCK_23), F7(DU0_DB7),
265 F7(DU0_EXHSYNC_N_CSYNC_N_HSYNC_N),
266 F1(LCDVSYN), F3(SCIFB1_CTS_25), F7(DU0_EXVSYNC_N_VSYNC_N_CSYNC_N),
267 F1(LCDDCK), F2(LCDWR), F3(SCIFB1_TXD_26), F7(DU0_DOTCLKIN),
268 F1(LCDDISP), F2(LCDRS), F3(SCIFB1_RXD_27), F7(DU0_DOTCLKOUT),
269 F1(LCDRD_N), F3(SCIFB1_SCK_28), F7(DU0_DOTCLKOUTB),
270 F1(LCDLCLK), F4(SF_IRQ_02), F7(DU0_DISP_CSYNC_N_DE),
271 F1(LCDDON), F4(SF_IRQ_03), F7(DU0_ODDF_N_CLAMP), /* Port30 */
273 F1(SCIFA0_RTS), F5(SIM0_DET), F7(CSCIF0_RTS), /* Port32 */
274 F1(SCIFA0_CTS), F5(SIM1_DET), F7(CSCIF0_CTS),
275 F1(SCIFA0_SCK), F5(SIM0_PWRON), F7(CSCIF0_SCK),
276 F1(SCIFA1_RTS), F7(CSCIF1_RTS),
277 F1(SCIFA1_CTS), F7(CSCIF1_CTS),
278 F1(SCIFA1_SCK), F7(CSCIF1_SCK),
279 F1(SCIFB0_RTS), F3(TPU0TO1), F4(SCIFB3_RTS_38), F7(CHSCIF0_HRTS),
280 F1(SCIFB0_CTS), F3(TPU0TO2), F4(SCIFB3_CTS_39), F7(CHSCIF0_HCTS),
282 F7(CHSCIF0_HSCK), /* Port40 */
288 F1(HSI_RX_READY), F2(SCIFB1_TXD_67), F5(GIO_OUT3_67), F7(CHSCIF1_HTX),
292 F7(CHSCIF1_HRTS), /* Port70 */
294 F7(CHSCIF1_HCTS),
295 F1(HSI_TX_WAKE), F2(SCIFB1_RXD_72), F5(GenIO8), F7(CHSCIF1_HRX),
311 F1(SCIFA0_TXD), F7(CSCIF0_TX), F1(SCIFA0_RXD), F7(CSCIF0_RX),
312 F1(SCIFA1_TXD), F7(CSCIF1_TX), F1(SCIFA1_RXD), F7(CSCIF1_RX),
313 F3(SF_PORT_1_120), F4(SCIFB3_RXD_120), F7(DU0_CDE), /* Port120 */
315 F1(SCIFB0_TXD), F7(CHSCIF0_HTX),
316 F1(SCIFB0_RXD), F7(CHSCIF0_HRX), F3(ISP_STROBE_124),
384 F2(SCIFB1_SCK_261), F7(CHSCIF1_HSCK), F2(SCIFB2_SCK_262),