Lines Matching refs:val
427 enum iproc_pcie_reg reg, u32 val)
434 writel(val, pcie->base + offset);
447 u32 val;
450 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_APB_ERR_EN);
452 val &= ~APB_ERR_EN;
454 val |= APB_ERR_EN;
455 iproc_pcie_write_reg(pcie, IPROC_PCIE_APB_ERR_EN, val);
465 u32 val;
468 val = ALIGN_DOWN(PCIE_ECAM_OFFSET(busno, devfn, where), 4) |
471 iproc_pcie_write_reg(pcie, IPROC_PCIE_CFG_ADDR, val);
525 static void iproc_pcie_fix_cap(struct iproc_pcie *pcie, int where, u32 *val)
531 dev_id = *val >> 16;
545 *val &= ~IPROC_PCI_PM_CAP_MASK;
546 *val |= IPROC_PCI_EXP_CAP << 8 | PCI_CAP_ID_PM;
553 *val = (PCI_EXP_TYPE_ROOT_PORT << 4 | 2) << 16 |
560 *val &= ~(PCI_EXP_RTCAP_CRSVIS << 16);
569 int where, int size, u32 *val)
579 ret = pci_generic_config_read32(bus, devfn, where, size, val);
581 iproc_pcie_fix_cap(pcie, where, val);
593 *val = data;
595 *val = (data >> (8 * (where & 3))) & ((1 << (size * 8)) - 1);
612 if ((*val & DEVICE_ID_MASK) ==
656 int size, u32 *val)
664 *val = readl(addr);
667 *val = (*val >> (8 * (where & 3))) & ((1 << (size * 8)) - 1);
674 int size, u32 val)
684 writel(val, addr);
690 tmp |= val << ((where & 0x3) * 8);
697 int where, int size, u32 *val)
704 ret = iproc_pcie_config_read(bus, devfn, where, size, val);
706 ret = pci_generic_config_read32(bus, devfn, where, size, val);
713 int where, int size, u32 val)
718 ret = pci_generic_config_write32(bus, devfn, where, size, val);
732 u32 val;
743 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_CLK_CTRL);
744 val &= ~EP_PERST_SOURCE_SELECT & ~EP_MODE_SURVIVE_PERST &
746 iproc_pcie_write_reg(pcie, IPROC_PCIE_CLK_CTRL, val);
749 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_CLK_CTRL);
750 val |= RC_PCIE_RST_OUTPUT;
751 iproc_pcie_write_reg(pcie, IPROC_PCIE_CLK_CTRL, val);
768 u32 hdr_type, link_ctrl, link_status, class, val;
778 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_LINK_STATUS);
779 if (!(val & PCIE_PHYLINKUP) || !(val & PCIE_DL_ACTIVE)) {
845 u32 val;
847 val = iproc_pcie_read_reg(pcie, MAP_REG(IPROC_PCIE_OARR0, window_idx));
849 return !!(val & OARR_VALID);
1042 u32 val;
1044 val = iproc_pcie_read_reg(pcie, MAP_REG(IPROC_PCIE_IARR0, region_idx));
1046 return !!(val & (BIT(ib_map->nr_sizes) - 1));
1062 u32 val;
1094 val = readl(pcie->base + imap_offset);
1095 val |= lower_32_bits(axi_addr) | IMAP_VALID;
1096 writel(val, pcie->base + imap_offset);
1263 u32 val;
1270 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_MSI_EN_CFG);
1271 val &= ~MSI_ENABLE_CFG;
1272 iproc_pcie_write_reg(pcie, IPROC_PCIE_MSI_EN_CFG, val);
1289 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_MSI_GIC_MODE);
1290 val |= GIC_V3_CFG;
1291 iproc_pcie_write_reg(pcie, IPROC_PCIE_MSI_GIC_MODE, val);
1304 val = iproc_pcie_read_reg(pcie, IPROC_PCIE_MSI_EN_CFG);
1305 val |= MSI_ENABLE_CFG;
1306 iproc_pcie_write_reg(pcie, IPROC_PCIE_MSI_EN_CFG, val);