Lines Matching refs:xgene_pcie_writel
77 static void xgene_pcie_writel(struct xgene_pcie *port, u32 reg, u32 val)
129 xgene_pcie_writel(port, RTDID, rtdid_val);
291 xgene_pcie_writel(port, addr, val);
295 xgene_pcie_writel(port, addr + 0x04, val);
299 xgene_pcie_writel(port, addr + 0x04, val);
303 xgene_pcie_writel(port, addr + 0x08, val);
387 xgene_pcie_writel(port, offset, lower_32_bits(cpu_addr));
388 xgene_pcie_writel(port, offset + 0x04, upper_32_bits(cpu_addr));
389 xgene_pcie_writel(port, offset + 0x08, lower_32_bits(mask));
390 xgene_pcie_writel(port, offset + 0x0c, upper_32_bits(mask));
391 xgene_pcie_writel(port, offset + 0x10, lower_32_bits(pci_addr));
392 xgene_pcie_writel(port, offset + 0x14, upper_32_bits(pci_addr));
399 xgene_pcie_writel(port, CFGBARL, lower_32_bits(addr));
400 xgene_pcie_writel(port, CFGBARH, upper_32_bits(addr));
401 xgene_pcie_writel(port, CFGCTL, EN_REG);
448 xgene_pcie_writel(port, pim_reg, lower_32_bits(pim));
449 xgene_pcie_writel(port, pim_reg + 0x04,
451 xgene_pcie_writel(port, pim_reg + 0x10, lower_32_bits(size));
452 xgene_pcie_writel(port, pim_reg + 0x14, upper_32_bits(size));
513 xgene_pcie_writel(port, IBAR2, bar_low);
514 xgene_pcie_writel(port, IR2MSK, lower_32_bits(mask));
518 xgene_pcie_writel(port, IBAR3L, bar_low);
519 xgene_pcie_writel(port, IBAR3L + 0x4, upper_32_bits(cpu_addr));
520 xgene_pcie_writel(port, IR3MSKL, lower_32_bits(mask));
521 xgene_pcie_writel(port, IR3MSKL + 0x4, upper_32_bits(mask));
559 xgene_pcie_writel(port, i, 0);
572 xgene_pcie_writel(port, BRIDGE_CFG_0, val);