Lines Matching defs:value
277 * because default value is Memory controller (0x5080).
575 int reg, u32 *value)
581 *value = mvebu_readl(port, PCIE_CMD_OFF);
594 *value = val;
610 *value = val;
623 int reg, u32 *value)
629 *value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_DEVCAP);
633 *value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_DEVCTL);
643 *value = (mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_LNKCAP) &
649 *value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_LNKCTL) |
669 *value = val;
674 *value = mvebu_readl(port, PCIE_RC_RTSTA);
678 *value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_DEVCAP2);
682 *value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_DEVCTL2);
686 *value = mvebu_readl(port, PCIE_CAP_PCIEXP + PCI_EXP_LNKCTL2);
698 int reg, u32 *value)
717 *value = mvebu_readl(port, PCIE_CAP_PCIERR_OFF + reg);
935 * zero and zero value is reserved for ports within the same silicon