Lines Matching refs:pci
20 #include "../../pci.h"
63 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
68 status = dw_pcie_readl_dbi(pci, PCIE_MSI_INTR0_STATUS +
105 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
115 dev_dbg(pci->dev, "msi#%d address_hi %#x address_lo %#x\n",
128 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
139 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_MASK + res, pp->irq_mask[ctrl]);
147 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
158 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_MASK + res, pp->irq_mask[ctrl]);
166 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
173 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_STATUS + res, BIT(bit));
235 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
236 struct fwnode_handle *fwnode = of_node_to_fwnode(pci->dev->of_node);
241 dev_err(pci->dev, "Failed to create IRQ domain\n");
251 dev_err(pci->dev, "Failed to create MSI domain\n");
275 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
282 dw_pcie_writel_dbi(pci, PCIE_MSI_ADDR_LO, lower_32_bits(msi_target));
283 dw_pcie_writel_dbi(pci, PCIE_MSI_ADDR_HI, upper_32_bits(msi_target));
288 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
289 struct device *dev = pci->dev;
328 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
329 struct device *dev = pci->dev;
398 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
399 struct device *dev = pci->dev;
409 ret = dw_pcie_get_resources(pci);
478 dw_pcie_version_detect(pci);
480 dw_pcie_iatu_detect(pci);
482 ret = dw_pcie_edma_detect(pci);
490 if (!dw_pcie_link_up(pci)) {
491 ret = dw_pcie_start_link(pci);
497 dw_pcie_wait_for_link(pci);
508 dw_pcie_stop_link(pci);
511 dw_pcie_edma_remove(pci);
527 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
532 dw_pcie_stop_link(pci);
534 dw_pcie_edma_remove(pci);
548 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
560 if (!dw_pcie_link_up(pci))
571 ret = dw_pcie_prog_outbound_atu(pci, 0, type, pp->cfg0_base, busdev,
583 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
591 ret = dw_pcie_prog_outbound_atu(pci, 0, PCIE_ATU_TYPE_IO,
605 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
613 ret = dw_pcie_prog_outbound_atu(pci, 0, PCIE_ATU_TYPE_IO,
632 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
637 return pci->dbi_base + where;
649 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
654 if (!pci->num_ob_windows) {
655 dev_err(pci->dev, "No outbound iATU found\n");
663 for (i = 0; i < pci->num_ob_windows; i++)
664 dw_pcie_disable_atu(pci, PCIE_ATU_REGION_DIR_OB, i);
666 for (i = 0; i < pci->num_ib_windows; i++)
667 dw_pcie_disable_atu(pci, PCIE_ATU_REGION_DIR_IB, i);
674 if (pci->num_ob_windows <= ++i)
677 ret = dw_pcie_prog_outbound_atu(pci, i, PCIE_ATU_TYPE_MEM,
682 dev_err(pci->dev, "Failed to set MEM range %pr\n",
689 if (pci->num_ob_windows > ++i) {
690 ret = dw_pcie_prog_outbound_atu(pci, i, PCIE_ATU_TYPE_IO,
695 dev_err(pci->dev, "Failed to set IO range %pr\n",
704 if (pci->num_ob_windows <= i)
705 dev_warn(pci->dev, "Ranges exceed outbound iATU size (%d)\n",
706 pci->num_ob_windows);
713 if (pci->num_ib_windows <= i)
716 ret = dw_pcie_prog_inbound_atu(pci, i++, PCIE_ATU_TYPE_MEM,
721 dev_err(pci->dev, "Failed to set DMA range %pr\n",
727 if (pci->num_ib_windows <= i)
728 dev_warn(pci->dev, "Dma-ranges exceed inbound iATU size (%u)\n",
729 pci->num_ib_windows);
736 struct dw_pcie *pci = to_dw_pcie_from_pp(pp);
744 dw_pcie_dbi_ro_wr_en(pci);
746 dw_pcie_setup(pci);
753 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_MASK +
756 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_ENABLE +
765 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 0x00000004);
766 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_1, 0x00000000);
769 val = dw_pcie_readl_dbi(pci, PCI_INTERRUPT_LINE);
772 dw_pcie_writel_dbi(pci, PCI_INTERRUPT_LINE, val);
775 val = dw_pcie_readl_dbi(pci, PCI_PRIMARY_BUS);
778 dw_pcie_writel_dbi(pci, PCI_PRIMARY_BUS, val);
781 val = dw_pcie_readl_dbi(pci, PCI_COMMAND);
785 dw_pcie_writel_dbi(pci, PCI_COMMAND, val);
798 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 0);
801 dw_pcie_writew_dbi(pci, PCI_CLASS_DEVICE, PCI_CLASS_BRIDGE_PCI);
803 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL);
805 dw_pcie_writel_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL, val);
807 dw_pcie_dbi_ro_wr_dis(pci);
813 int dw_pcie_suspend_noirq(struct dw_pcie *pci)
815 u8 offset = dw_pcie_find_capability(pci, PCI_CAP_ID_EXP);
823 if (dw_pcie_readw_dbi(pci, offset + PCI_EXP_LNKCTL) & PCI_EXP_LNKCTL_ASPM_L1)
826 if (dw_pcie_get_ltssm(pci) <= DW_PCIE_LTSSM_DETECT_ACT)
829 if (!pci->pp.ops->pme_turn_off)
832 pci->pp.ops->pme_turn_off(&pci->pp);
836 PCIE_PME_TO_L2_TIMEOUT_US, false, pci);
838 dev_err(pci->dev, "Timeout waiting for L2 entry! LTSSM: 0x%x\n", val);
842 if (pci->pp.ops->host_deinit)
843 pci->pp.ops->host_deinit(&pci->pp);
845 pci->suspended = true;
851 int dw_pcie_resume_noirq(struct dw_pcie *pci)
855 if (!pci->suspended)
858 pci->suspended = false;
860 if (pci->pp.ops->host_init) {
861 ret = pci->pp.ops->host_init(&pci->pp);
863 dev_err(pci->dev, "Host init failed: %d\n", ret);
868 dw_pcie_setup_rc(&pci->pp);
870 ret = dw_pcie_start_link(pci);
874 ret = dw_pcie_wait_for_link(pci);