Lines Matching defs:pllsw
454 u32 pllsw;
1258 val |= (PRCM_CLK_MGT_CLKEN | clk_mgt[clock].pllsw);
1260 clk_mgt[clock].pllsw = (val & PRCM_CLK_MGT_CLKPLLSW_MASK);
1436 u32 pllsw;
1447 val |= clk_mgt[clock].pllsw;
1448 pllsw = (val & PRCM_CLK_MGT_CLKPLLSW_MASK);
1450 if (pllsw == PRCM_CLK_MGT_CLKPLLSW_SOC0)
1452 else if (pllsw == PRCM_CLK_MGT_CLKPLLSW_SOC1)
1454 else if (pllsw == PRCM_CLK_MGT_CLKPLLSW_DDR)
1601 src_rate = clock_source_rate((val | clk_mgt[clock].pllsw),
1761 src_rate = clock_source_rate((val | clk_mgt[clock].pllsw),