Lines Matching refs:plat_data
261 const struct mtk_iommu_plat_data *plat_data;
383 writel_relaxed(F_INVLD_EN1 | F_INVLD_EN0, base + data->plat_data->inv_sel_reg);
417 check_pm_status = !MTK_IOMMU_HAS_FLAG(data->plat_data, PM_CLK_AO);
429 base + data->plat_data->inv_sel_reg);
462 const struct mtk_iommu_plat_data *plat_data = data->plat_data;
480 if (MTK_IOMMU_HAS_FLAG(plat_data, IOVA_34_EN)) {
488 if (MTK_IOMMU_IS_TYPE(plat_data, MTK_IOMMU_TYPE_MM)) {
489 if (MTK_IOMMU_HAS_FLAG(plat_data, HAS_SUB_COMM_2BITS)) {
493 } else if (MTK_IOMMU_HAS_FLAG(plat_data, HAS_SUB_COMM_3BITS)) {
497 } else if (MTK_IOMMU_HAS_FLAG(plat_data, INT_ID_PORT_WIDTH_6)) {
504 fault_larb = data->plat_data->larbid_remap[fault_larb][sub_comm];
527 const struct mtk_iommu_plat_data *plat_data)
532 if (plat_data->banks_num == 1)
538 for (i = 0; i < plat_data->banks_num && i < MTK_IOMMU_BANK_MAX; i++) {
539 if (!plat_data->banks_enable[i])
542 if (portmsk & plat_data->banks_portmsk[i]) {
551 const struct mtk_iommu_plat_data *plat_data)
558 if (plat_data->iova_region_nr == 1)
565 for (i = 0; i < plat_data->iova_region_nr; i++) {
566 rgn_larb_msk = plat_data->iova_region_larb_msk[i];
595 if (MTK_IOMMU_IS_TYPE(data->plat_data, MTK_IOMMU_TYPE_MM)) {
599 region = data->plat_data->iova_region + regionid;
612 } else if (MTK_IOMMU_IS_TYPE(data->plat_data, MTK_IOMMU_TYPE_INFRA)) {
613 if (MTK_IOMMU_HAS_FLAG(data->plat_data, CFG_IFA_MASTER_IN_ATF)) {
659 .ias = MTK_IOMMU_HAS_FLAG(data->plat_data, IOVA_34_EN) ? 34 : 32,
663 if (MTK_IOMMU_HAS_FLAG(data->plat_data, PGTABLE_PA_35_EN))
666 if (MTK_IOMMU_HAS_FLAG(data->plat_data, HAS_4GB_MODE))
684 region = data->plat_data->iova_region + region_id;
722 region_id = mtk_iommu_get_iova_region_id(dev, data->plat_data);
726 bankid = mtk_iommu_get_bank_id(dev, data->plat_data);
856 if (!MTK_IOMMU_IS_TYPE(data->plat_data, MTK_IOMMU_TYPE_MM))
895 if (MTK_IOMMU_IS_TYPE(data->plat_data, MTK_IOMMU_TYPE_MM)) {
902 static int mtk_iommu_get_group_id(struct device *dev, const struct mtk_iommu_plat_data *plat_data)
910 bankid = mtk_iommu_get_bank_id(dev, plat_data);
914 return mtk_iommu_get_iova_region_id(dev, plat_data);
928 groupid = mtk_iommu_get_group_id(dev, data->plat_data);
971 unsigned int regionid = mtk_iommu_get_iova_region_id(dev, data->plat_data), i;
978 curdom = data->plat_data->iova_region + regionid;
979 for (i = 0; i < data->plat_data->iova_region_nr; i++) {
980 resv = data->plat_data->iova_region + i;
1028 if (MTK_IOMMU_HAS_FLAG(data->plat_data, TF_PORT_TO_ADDR_MT8173)) {
1038 MTK_IOMMU_HAS_FLAG(data->plat_data, HAS_VLD_PA_RNG)) {
1046 if (MTK_IOMMU_HAS_FLAG(data->plat_data, DCM_DISABLE))
1051 if (MTK_IOMMU_HAS_FLAG(data->plat_data, WR_THROT_EN)) {
1058 if (MTK_IOMMU_HAS_FLAG(data->plat_data, RESET_AXI)) {
1063 if (!MTK_IOMMU_HAS_FLAG(data->plat_data, STD_AXI_MODE))
1065 if (MTK_IOMMU_HAS_FLAG(data->plat_data, OUT_ORDER_WR_EN))
1088 if (MTK_IOMMU_HAS_FLAG(data->plat_data, HAS_LEGACY_IVRP_PADDR))
1248 data->plat_data = of_device_get_match_data(dev);
1256 if (MTK_IOMMU_HAS_FLAG(data->plat_data, HAS_4GB_MODE)) {
1267 switch (data->plat_data->m4u_plat) {
1289 banks_num = data->plat_data->banks_num;
1307 if (!data->plat_data->banks_enable[i])
1322 if (MTK_IOMMU_HAS_FLAG(data->plat_data, HAS_BCLK)) {
1328 if (MTK_IOMMU_HAS_FLAG(data->plat_data, PGTABLE_PA_35_EN)) {
1338 if (MTK_IOMMU_IS_TYPE(data->plat_data, MTK_IOMMU_TYPE_MM)) {
1344 } else if (MTK_IOMMU_IS_TYPE(data->plat_data, MTK_IOMMU_TYPE_INFRA) &&
1345 !MTK_IOMMU_HAS_FLAG(data->plat_data, CFG_IFA_MASTER_IN_ATF)) {
1346 p = data->plat_data->pericfg_comp_str;
1366 if (MTK_IOMMU_HAS_FLAG(data->plat_data, SHARE_PGTABLE)) {
1367 list_add_tail(&data->list, data->plat_data->hw_list);
1368 data->hw_list = data->plat_data->hw_list;
1375 if (MTK_IOMMU_IS_TYPE(data->plat_data, MTK_IOMMU_TYPE_MM)) {
1388 if (MTK_IOMMU_IS_TYPE(data->plat_data, MTK_IOMMU_TYPE_MM))
1406 if (MTK_IOMMU_IS_TYPE(data->plat_data, MTK_IOMMU_TYPE_MM)) {
1411 for (i = 0; i < data->plat_data->banks_num; i++) {
1433 if (!data->plat_data->banks_enable[i])
1439 } while (++i < data->plat_data->banks_num);
1473 if (!data->plat_data->banks_enable[i] || !m4u_dom)
1480 } while (++i < data->plat_data->banks_num);