Lines Matching defs:enable
134 bool enable);
3459 static void si_cp_enable(struct radeon_device *rdev, bool enable)
3461 if (enable)
4345 /* enable context1-15 */
5145 bool enable)
5151 if (enable)
5157 if (!enable) {
5229 static void si_enable_dma_pg(struct radeon_device *rdev, bool enable)
5234 if (enable && (rdev->pg_flags & RADEON_PG_SUPPORT_SDMA))
5254 bool enable)
5258 if (enable && (rdev->pg_flags & RADEON_PG_SUPPORT_GFX_PG)) {
5355 bool enable)
5361 if (enable && (rdev->cg_flags & RADEON_CG_SUPPORT_GFX_CGCG)) {
5395 bool enable)
5399 if (enable && (rdev->cg_flags & RADEON_CG_SUPPORT_GFX_MGCG)) {
5451 bool enable)
5455 if (enable && (rdev->cg_flags & RADEON_CG_SUPPORT_UVD_MGCG)) {
5496 bool enable)
5503 if (enable && (rdev->cg_flags & RADEON_CG_SUPPORT_MC_LS))
5513 bool enable)
5520 if (enable && (rdev->cg_flags & RADEON_CG_SUPPORT_MC_MGCG))
5530 bool enable)
5535 if (enable && (rdev->cg_flags & RADEON_CG_SUPPORT_SDMA_MGCG)) {
5567 bool enable)
5573 if (enable && (rdev->cg_flags & RADEON_CG_SUPPORT_BIF_LS))
5585 bool enable)
5591 if (enable && (rdev->cg_flags & RADEON_CG_SUPPORT_HDP_MGCG))
5601 bool enable)
5607 if (enable && (rdev->cg_flags & RADEON_CG_SUPPORT_HDP_LS))
5617 u32 block, bool enable)
5622 if (enable) {
5633 si_enable_mc_mgcg(rdev, enable);
5634 si_enable_mc_ls(rdev, enable);
5638 si_enable_dma_mgcg(rdev, enable);
5642 si_enable_bif_mgls(rdev, enable);
5647 si_enable_uvd_mgcg(rdev, enable);
5652 si_enable_hdp_mgcg(rdev, enable);
5653 si_enable_hdp_ls(rdev, enable);
5847 static void si_enable_lbpw(struct radeon_device *rdev, bool enable)
5852 if (enable)
5858 if (!enable) {
6042 /* enable irqs */
6059 WARN(1, "Can't enable IRQ/MSI because no handler is installed\n");
6062 /* don't enable anything if the ih is disabled */
6079 /* enable CP interrupts on all rings */
6616 /* enable pcie gen2/3 link */
6618 /* enable aspm */