Lines Matching refs:RBIOS32
747 p1pll->pll_out_min = RBIOS32(pll_info + 0x12);
748 p1pll->pll_out_max = RBIOS32(pll_info + 0x16);
753 p1pll->pll_in_min = RBIOS32(pll_info + 0x36);
754 p1pll->pll_in_max = RBIOS32(pll_info + 0x3a);
764 spll->pll_out_min = RBIOS32(pll_info + 0x1e);
765 spll->pll_out_max = RBIOS32(pll_info + 0x22);
768 spll->pll_in_min = RBIOS32(pll_info + 0x48);
769 spll->pll_in_max = RBIOS32(pll_info + 0x4c);
779 mpll->pll_out_min = RBIOS32(pll_info + 0x2a);
780 mpll->pll_out_max = RBIOS32(pll_info + 0x2e);
783 mpll->pll_in_min = RBIOS32(pll_info + 0x5a);
784 mpll->pll_in_max = RBIOS32(pll_info + 0x5e);
802 if (RBIOS32(pll_info + 0x16))
803 rdev->clock.max_pixel_clock = RBIOS32(pll_info + 0x16);
1214 panel_setup = RBIOS32(lcd_info + 0x39);
1350 RBIOS32(tmds_info + i * 10 + 0x08);
1364 RBIOS32(tmds_info + stride + 0x08);
2568 RBIOS32(lcd_ddc_info + 3),
2569 RBIOS32(lcd_ddc_info + 7));
2576 RBIOS32(lcd_ddc_info + 3),
2577 RBIOS32(lcd_ddc_info + 7));
2736 rdev->pm.power_state[state_index].clock_info[0].mclk = RBIOS32(offset + 0x5 + 0x2);
2737 rdev->pm.power_state[state_index].clock_info[0].sclk = RBIOS32(offset + 0x5 + 0x6);
2911 val = RBIOS32(index);
2917 and_mask = RBIOS32(index);
2919 or_mask = RBIOS32(index);
2966 val = RBIOS32(index);
2971 and_mask = RBIOS32(index);
2973 or_mask = RBIOS32(index);
2986 and_mask = RBIOS32(index);
2988 or_mask = RBIOS32(index);
3028 val = RBIOS32(offset);
3033 val = RBIOS32(offset);
3038 and_mask = RBIOS32(offset);
3040 or_mask = RBIOS32(offset);
3048 and_mask = RBIOS32(offset);
3050 or_mask = RBIOS32(offset);
3107 val = RBIOS32(offset);
3279 mem_cntl = RBIOS32(offset + 1);