Lines Matching refs:reset_mask
1735 u32 reset_mask = 0;
1746 reset_mask |= RADEON_RESET_GFX;
1750 reset_mask |= RADEON_RESET_CP;
1753 reset_mask |= RADEON_RESET_GRBM | RADEON_RESET_GFX | RADEON_RESET_CP;
1758 reset_mask |= RADEON_RESET_DMA;
1763 reset_mask |= RADEON_RESET_DMA1;
1768 reset_mask |= RADEON_RESET_DMA;
1771 reset_mask |= RADEON_RESET_DMA1;
1776 reset_mask |= RADEON_RESET_RLC;
1779 reset_mask |= RADEON_RESET_IH;
1782 reset_mask |= RADEON_RESET_SEM;
1785 reset_mask |= RADEON_RESET_GRBM;
1788 reset_mask |= RADEON_RESET_VMC;
1792 reset_mask |= RADEON_RESET_MC;
1795 reset_mask |= RADEON_RESET_DISPLAY;
1800 reset_mask |= RADEON_RESET_VMC;
1803 if (reset_mask & RADEON_RESET_MC) {
1804 DRM_DEBUG("MC busy: 0x%08X, clearing.\n", reset_mask);
1805 reset_mask &= ~RADEON_RESET_MC;
1808 return reset_mask;
1811 static void cayman_gpu_soft_reset(struct radeon_device *rdev, u32 reset_mask)
1817 if (reset_mask == 0)
1820 dev_info(rdev->dev, "GPU softreset: 0x%08X\n", reset_mask);
1835 if (reset_mask & RADEON_RESET_DMA) {
1842 if (reset_mask & RADEON_RESET_DMA1) {
1856 if (reset_mask & (RADEON_RESET_GFX | RADEON_RESET_COMPUTE)) {
1871 if (reset_mask & RADEON_RESET_CP) {
1877 if (reset_mask & RADEON_RESET_DMA)
1880 if (reset_mask & RADEON_RESET_DMA1)
1883 if (reset_mask & RADEON_RESET_DISPLAY)
1886 if (reset_mask & RADEON_RESET_RLC)
1889 if (reset_mask & RADEON_RESET_SEM)
1892 if (reset_mask & RADEON_RESET_IH)
1895 if (reset_mask & RADEON_RESET_GRBM)
1898 if (reset_mask & RADEON_RESET_VMC)
1902 if (reset_mask & RADEON_RESET_MC)
1945 u32 reset_mask;
1952 reset_mask = cayman_gpu_check_soft_reset(rdev);
1954 if (reset_mask)
1957 cayman_gpu_soft_reset(rdev, reset_mask);
1959 reset_mask = cayman_gpu_check_soft_reset(rdev);
1961 if (reset_mask)
1980 u32 reset_mask = cayman_gpu_check_soft_reset(rdev);
1982 if (!(reset_mask & (RADEON_RESET_GFX |