Lines Matching defs:base
113 void __iomem *base;
147 return gpio->base + offset + pin * 0x20;
206 void __iomem *base;
209 base = tegra186_gpio_get_base(gpio, offset);
210 if (WARN_ON(base == NULL))
213 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);
224 void __iomem *base;
227 base = tegra186_gpio_get_base(gpio, offset);
228 if (WARN_ON(base == NULL))
231 value = readl(base + TEGRA186_GPIO_OUTPUT_CONTROL);
233 writel(value, base + TEGRA186_GPIO_OUTPUT_CONTROL);
235 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);
238 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);
247 void __iomem *base;
253 base = tegra186_gpio_get_base(gpio, offset);
254 if (WARN_ON(base == NULL))
258 value = readl(base + TEGRA186_GPIO_OUTPUT_CONTROL);
260 writel(value, base + TEGRA186_GPIO_OUTPUT_CONTROL);
262 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);
265 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);
276 void __iomem *base;
286 base = tegra186_gpio_get_base(gpio, offset);
287 if (WARN_ON(base == NULL))
290 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);
302 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);
311 void __iomem *base;
321 base = tegra186_gpio_get_base(gpio, offset);
322 if (WARN_ON(base == NULL))
325 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);
335 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);
343 void __iomem *base;
346 base = tegra186_gpio_get_base(gpio, offset);
347 if (WARN_ON(base == NULL))
350 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);
352 value = readl(base + TEGRA186_GPIO_OUTPUT_VALUE);
354 value = readl(base + TEGRA186_GPIO_INPUT);
363 void __iomem *base;
366 base = tegra186_gpio_get_base(gpio, offset);
367 if (WARN_ON(base == NULL))
370 value = readl(base + TEGRA186_GPIO_OUTPUT_VALUE);
376 writel(value, base + TEGRA186_GPIO_OUTPUT_VALUE);
385 void __iomem *base;
387 base = tegra186_gpio_get_base(gpio, offset);
388 if (base == NULL)
406 writel(value, base + TEGRA186_GPIO_DEBOUNCE_CONTROL);
408 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);
410 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);
495 void __iomem *base;
497 base = tegra186_gpio_get_base(gpio, data->hwirq);
498 if (WARN_ON(base == NULL))
501 writel(1, base + TEGRA186_GPIO_INTERRUPT_CLEAR);
508 void __iomem *base;
511 base = tegra186_gpio_get_base(gpio, data->hwirq);
512 if (WARN_ON(base == NULL))
515 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);
517 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);
526 void __iomem *base;
529 base = tegra186_gpio_get_base(gpio, data->hwirq);
530 if (WARN_ON(base == NULL))
535 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);
537 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);
544 void __iomem *base;
547 base = tegra186_gpio_get_base(gpio, data->hwirq);
548 if (WARN_ON(base == NULL))
551 value = readl(base + TEGRA186_GPIO_ENABLE_CONFIG);
585 writel(value, base + TEGRA186_GPIO_ENABLE_CONFIG);
638 void __iomem *base;
640 base = gpio->base + port->bank * 0x1000 + port->port * 0x200;
651 value = readl(base + TEGRA186_GPIO_INTERRUPT_STATUS(1));
755 void __iomem *base;
757 base = gpio->secure + port->bank * 0x1000 + 0x800;
759 value = readl(base + TEGRA186_GPIO_CTL_SCR);
785 value = readl(base + offset);
787 writel(value, base + offset);
849 gpio->base = devm_platform_ioremap_resource_byname(pdev, "gpio");
850 if (IS_ERR(gpio->base)) {
851 gpio->base = devm_platform_ioremap_resource(pdev, 1);
852 if (IS_ERR(gpio->base))
853 return PTR_ERR(gpio->base);
894 gpio->gpio.base = -1;