Lines Matching refs:clkr
58 .clkr = {
84 .clkr.hw.init = &(struct clk_init_data){
87 &gcc_gpll0.clkr.hw,
97 .clkr = {
114 .clkr = {
131 .clkr = {
153 { .hw = &gcc_gpll0.clkr.hw },
154 { .hw = &gcc_gpll0_out_even.clkr.hw },
166 { .hw = &gcc_gpll0.clkr.hw },
168 { .hw = &gcc_gpll0_out_even.clkr.hw },
190 { .hw = &gcc_gpll0.clkr.hw },
191 { .hw = &gcc_gpll4.clkr.hw },
192 { .hw = &gcc_gpll0_out_even.clkr.hw },
222 { .hw = &gcc_gpll0.clkr.hw },
223 { .hw = &gcc_gpll7.clkr.hw },
224 { .hw = &gcc_gpll0_out_even.clkr.hw },
237 { .hw = &gcc_gpll0.clkr.hw },
238 { .hw = &gcc_gpll9.clkr.hw },
239 { .hw = &gcc_gpll4.clkr.hw },
240 { .hw = &gcc_gpll0_out_even.clkr.hw },
285 .clkr = {
302 .clkr = {
314 .clkr = {
331 .clkr = {
346 .clkr = {
361 .clkr = {
376 .clkr = {
399 .clkr.hw.init = &(struct clk_init_data){
414 .clkr.hw.init = &(struct clk_init_data){
429 .clkr.hw.init = &(struct clk_init_data){
449 .clkr.hw.init = &(struct clk_init_data){
469 .clkr.hw.init = &(struct clk_init_data){
484 .clkr.hw.init = &(struct clk_init_data){
499 .clkr.hw.init = &(struct clk_init_data){
519 .clkr.hw.init = &(struct clk_init_data){
534 .clkr.hw.init = &(struct clk_init_data){
549 .clkr.hw.init = &(struct clk_init_data){
564 .clkr.hw.init = &(struct clk_init_data){
579 .clkr.hw.init = &(struct clk_init_data){
594 .clkr.hw.init = &(struct clk_init_data){
609 .clkr.hw.init = &(struct clk_init_data){
624 .clkr.hw.init = &(struct clk_init_data){
639 .clkr.hw.init = &(struct clk_init_data){
654 .clkr.hw.init = &(struct clk_init_data){
669 .clkr.hw.init = &(struct clk_init_data){
712 .clkr.hw.init = &gcc_qupv3_wrap1_s0_clk_src_init,
729 .clkr.hw.init = &gcc_qupv3_wrap1_s1_clk_src_init,
762 .clkr.hw.init = &gcc_qupv3_wrap1_s2_clk_src_init,
779 .clkr.hw.init = &gcc_qupv3_wrap1_s3_clk_src_init,
796 .clkr.hw.init = &gcc_qupv3_wrap1_s4_clk_src_init,
813 .clkr.hw.init = &gcc_qupv3_wrap1_s5_clk_src_init,
830 .clkr.hw.init = &gcc_qupv3_wrap1_s6_clk_src_init,
847 .clkr.hw.init = &gcc_qupv3_wrap1_s7_clk_src_init,
864 .clkr.hw.init = &gcc_qupv3_wrap2_s0_clk_src_init,
881 .clkr.hw.init = &gcc_qupv3_wrap2_s1_clk_src_init,
898 .clkr.hw.init = &gcc_qupv3_wrap2_s2_clk_src_init,
915 .clkr.hw.init = &gcc_qupv3_wrap2_s3_clk_src_init,
932 .clkr.hw.init = &gcc_qupv3_wrap2_s4_clk_src_init,
949 .clkr.hw.init = &gcc_qupv3_wrap2_s5_clk_src_init,
987 .clkr.hw.init = &gcc_qupv3_wrap2_s6_clk_src_init,
1004 .clkr.hw.init = &gcc_qupv3_wrap2_s7_clk_src_init,
1023 .clkr.hw.init = &(struct clk_init_data){
1046 .clkr.hw.init = &(struct clk_init_data){
1069 .clkr.hw.init = &(struct clk_init_data){
1091 .clkr.hw.init = &(struct clk_init_data){
1112 .clkr.hw.init = &(struct clk_init_data){
1134 .clkr.hw.init = &(struct clk_init_data){
1157 .clkr.hw.init = &(struct clk_init_data){
1172 .clkr.hw.init = &(struct clk_init_data){
1187 .clkr.hw.init = &(struct clk_init_data){
1200 .clkr.hw.init = &(struct clk_init_data) {
1203 &gcc_usb30_prim_mock_utmi_clk_src.clkr.hw,
1216 .clkr = {
1231 .clkr = {
1237 &gcc_ufs_phy_axi_clk_src.clkr.hw,
1251 .clkr = {
1257 &gcc_ufs_phy_axi_clk_src.clkr.hw,
1271 .clkr = {
1277 &gcc_usb30_prim_master_clk_src.clkr.hw,
1291 .clkr = {
1306 .clkr = {
1321 .clkr = {
1336 .clkr = {
1351 .clkr = {
1357 &gcc_usb30_prim_master_clk_src.clkr.hw,
1371 .clkr = {
1386 .clkr = {
1401 .clkr = {
1416 .clkr = {
1429 .clkr = {
1435 &gcc_gp1_clk_src.clkr.hw,
1447 .clkr = {
1453 &gcc_gp2_clk_src.clkr.hw,
1465 .clkr = {
1471 &gcc_gp3_clk_src.clkr.hw,
1482 .clkr = {
1488 &gcc_gpll0.clkr.hw,
1499 .clkr = {
1505 &gcc_gpll0_out_even.clkr.hw,
1519 .clkr = {
1532 .clkr = {
1545 .clkr = {
1551 &gcc_pcie_0_aux_clk_src.clkr.hw,
1565 .clkr = {
1580 .clkr = {
1593 .clkr = {
1599 &gcc_pcie_0_phy_rchng_clk_src.clkr.hw,
1611 .clkr = {
1617 &gcc_pcie_0_pipe_clk_src.clkr.hw,
1631 .clkr = {
1644 .clkr = {
1657 .clkr = {
1663 &gcc_pcie_1_aux_clk_src.clkr.hw,
1677 .clkr = {
1692 .clkr = {
1705 .clkr = {
1711 &gcc_pcie_1_phy_aux_clk_src.clkr.hw,
1723 .clkr = {
1729 &gcc_pcie_1_phy_rchng_clk_src.clkr.hw,
1741 .clkr = {
1747 &gcc_pcie_1_pipe_clk_src.clkr.hw,
1761 .clkr = {
1774 .clkr = {
1787 .clkr = {
1793 &gcc_pdm2_clk_src.clkr.hw,
1807 .clkr = {
1820 .clkr = {
1835 .clkr = {
1850 .clkr = {
1865 .clkr = {
1880 .clkr = {
1895 .clkr = {
1910 .clkr = {
1925 .clkr = {
1940 .clkr = {
1955 .clkr = {
1968 .clkr = {
1981 .clkr = {
1987 &gcc_qupv3_i2c_s0_clk_src.clkr.hw,
1999 .clkr = {
2005 &gcc_qupv3_i2c_s1_clk_src.clkr.hw,
2017 .clkr = {
2023 &gcc_qupv3_i2c_s2_clk_src.clkr.hw,
2035 .clkr = {
2041 &gcc_qupv3_i2c_s3_clk_src.clkr.hw,
2053 .clkr = {
2059 &gcc_qupv3_i2c_s4_clk_src.clkr.hw,
2071 .clkr = {
2077 &gcc_qupv3_i2c_s5_clk_src.clkr.hw,
2089 .clkr = {
2095 &gcc_qupv3_i2c_s6_clk_src.clkr.hw,
2107 .clkr = {
2113 &gcc_qupv3_i2c_s7_clk_src.clkr.hw,
2125 .clkr = {
2131 &gcc_qupv3_i2c_s8_clk_src.clkr.hw,
2143 .clkr = {
2149 &gcc_qupv3_i2c_s9_clk_src.clkr.hw,
2163 .clkr = {
2176 .clkr = {
2189 .clkr = {
2202 .clkr = {
2208 &gcc_qupv3_wrap1_s0_clk_src.clkr.hw,
2220 .clkr = {
2226 &gcc_qupv3_wrap1_s1_clk_src.clkr.hw,
2238 .clkr = {
2244 &gcc_qupv3_wrap1_s2_clk_src.clkr.hw,
2256 .clkr = {
2262 &gcc_qupv3_wrap1_s3_clk_src.clkr.hw,
2274 .clkr = {
2280 &gcc_qupv3_wrap1_s4_clk_src.clkr.hw,
2292 .clkr = {
2298 &gcc_qupv3_wrap1_s5_clk_src.clkr.hw,
2310 .clkr = {
2316 &gcc_qupv3_wrap1_s6_clk_src.clkr.hw,
2328 .clkr = {
2334 &gcc_qupv3_wrap1_s7_clk_src.clkr.hw,
2346 .clkr = {
2359 .clkr = {
2372 .clkr = {
2378 &gcc_qupv3_wrap2_s0_clk_src.clkr.hw,
2390 .clkr = {
2396 &gcc_qupv3_wrap2_s1_clk_src.clkr.hw,
2408 .clkr = {
2414 &gcc_qupv3_wrap2_s2_clk_src.clkr.hw,
2426 .clkr = {
2432 &gcc_qupv3_wrap2_s3_clk_src.clkr.hw,
2444 .clkr = {
2450 &gcc_qupv3_wrap2_s4_clk_src.clkr.hw,
2462 .clkr = {
2468 &gcc_qupv3_wrap2_s5_clk_src.clkr.hw,
2480 .clkr = {
2486 &gcc_qupv3_wrap2_s6_clk_src.clkr.hw,
2498 .clkr = {
2504 &gcc_qupv3_wrap2_s7_clk_src.clkr.hw,
2518 .clkr = {
2533 .clkr = {
2548 .clkr = {
2563 .clkr = {
2576 .clkr = {
2589 .clkr = {
2595 &gcc_sdcc2_apps_clk_src.clkr.hw,
2607 .clkr = {
2620 .clkr = {
2626 &gcc_sdcc4_apps_clk_src.clkr.hw,
2640 .clkr = {
2655 .clkr = {
2661 &gcc_ufs_phy_axi_clk_src.clkr.hw,
2675 .clkr = {
2681 &gcc_ufs_phy_axi_clk_src.clkr.hw,
2695 .clkr = {
2701 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
2715 .clkr = {
2721 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
2735 .clkr = {
2741 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
2755 .clkr = {
2761 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
2773 .clkr = {
2779 &gcc_ufs_phy_rx_symbol_0_clk_src.clkr.hw,
2791 .clkr = {
2797 &gcc_ufs_phy_rx_symbol_1_clk_src.clkr.hw,
2809 .clkr = {
2815 &gcc_ufs_phy_tx_symbol_0_clk_src.clkr.hw,
2829 .clkr = {
2835 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2849 .clkr = {
2855 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2867 .clkr = {
2873 &gcc_usb30_prim_master_clk_src.clkr.hw,
2885 .clkr = {
2891 &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr.hw,
2903 .clkr = {
2916 .clkr = {
2922 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
2934 .clkr = {
2940 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
2954 .clkr = {
2960 &gcc_usb3_prim_phy_pipe_clk_src.clkr.hw,
2974 .clkr = {
2989 .clkr = {
3080 [GCC_AGGRE_NOC_PCIE_AXI_CLK] = &gcc_aggre_noc_pcie_axi_clk.clkr,
3081 [GCC_AGGRE_UFS_PHY_AXI_CLK] = &gcc_aggre_ufs_phy_axi_clk.clkr,
3082 [GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_aggre_ufs_phy_axi_hw_ctl_clk.clkr,
3083 [GCC_AGGRE_USB3_PRIM_AXI_CLK] = &gcc_aggre_usb3_prim_axi_clk.clkr,
3084 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3085 [GCC_CAMERA_HF_AXI_CLK] = &gcc_camera_hf_axi_clk.clkr,
3086 [GCC_CAMERA_SF_AXI_CLK] = &gcc_camera_sf_axi_clk.clkr,
3087 [GCC_CFG_NOC_PCIE_ANOC_AHB_CLK] = &gcc_cfg_noc_pcie_anoc_ahb_clk.clkr,
3088 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
3089 [GCC_CNOC_PCIE_SF_AXI_CLK] = &gcc_cnoc_pcie_sf_axi_clk.clkr,
3090 [GCC_DDRSS_GPU_AXI_CLK] = &gcc_ddrss_gpu_axi_clk.clkr,
3091 [GCC_DDRSS_PCIE_SF_QTB_CLK] = &gcc_ddrss_pcie_sf_qtb_clk.clkr,
3092 [GCC_DISP_HF_AXI_CLK] = &gcc_disp_hf_axi_clk.clkr,
3093 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3094 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
3095 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3096 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
3097 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3098 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
3099 [GCC_GPLL0] = &gcc_gpll0.clkr,
3100 [GCC_GPLL0_OUT_EVEN] = &gcc_gpll0_out_even.clkr,
3101 [GCC_GPLL4] = &gcc_gpll4.clkr,
3102 [GCC_GPLL7] = &gcc_gpll7.clkr,
3103 [GCC_GPLL9] = &gcc_gpll9.clkr,
3104 [GCC_GPU_GPLL0_CLK_SRC] = &gcc_gpu_gpll0_clk_src.clkr,
3105 [GCC_GPU_GPLL0_DIV_CLK_SRC] = &gcc_gpu_gpll0_div_clk_src.clkr,
3106 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
3107 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
3108 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
3109 [GCC_PCIE_0_AUX_CLK_SRC] = &gcc_pcie_0_aux_clk_src.clkr,
3110 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
3111 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
3112 [GCC_PCIE_0_PHY_RCHNG_CLK] = &gcc_pcie_0_phy_rchng_clk.clkr,
3113 [GCC_PCIE_0_PHY_RCHNG_CLK_SRC] = &gcc_pcie_0_phy_rchng_clk_src.clkr,
3114 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
3115 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
3116 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
3117 [GCC_PCIE_0_SLV_Q2A_AXI_CLK] = &gcc_pcie_0_slv_q2a_axi_clk.clkr,
3118 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
3119 [GCC_PCIE_1_AUX_CLK_SRC] = &gcc_pcie_1_aux_clk_src.clkr,
3120 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
3121 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
3122 [GCC_PCIE_1_PHY_AUX_CLK] = &gcc_pcie_1_phy_aux_clk.clkr,
3123 [GCC_PCIE_1_PHY_AUX_CLK_SRC] = &gcc_pcie_1_phy_aux_clk_src.clkr,
3124 [GCC_PCIE_1_PHY_RCHNG_CLK] = &gcc_pcie_1_phy_rchng_clk.clkr,
3125 [GCC_PCIE_1_PHY_RCHNG_CLK_SRC] = &gcc_pcie_1_phy_rchng_clk_src.clkr,
3126 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
3127 [GCC_PCIE_1_PIPE_CLK_SRC] = &gcc_pcie_1_pipe_clk_src.clkr,
3128 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
3129 [GCC_PCIE_1_SLV_Q2A_AXI_CLK] = &gcc_pcie_1_slv_q2a_axi_clk.clkr,
3130 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3131 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
3132 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3133 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
3134 [GCC_QMIP_CAMERA_NRT_AHB_CLK] = &gcc_qmip_camera_nrt_ahb_clk.clkr,
3135 [GCC_QMIP_CAMERA_RT_AHB_CLK] = &gcc_qmip_camera_rt_ahb_clk.clkr,
3136 [GCC_QMIP_DISP_AHB_CLK] = &gcc_qmip_disp_ahb_clk.clkr,
3137 [GCC_QMIP_GPU_AHB_CLK] = &gcc_qmip_gpu_ahb_clk.clkr,
3138 [GCC_QMIP_PCIE_AHB_CLK] = &gcc_qmip_pcie_ahb_clk.clkr,
3139 [GCC_QMIP_VIDEO_CV_CPU_AHB_CLK] = &gcc_qmip_video_cv_cpu_ahb_clk.clkr,
3140 [GCC_QMIP_VIDEO_CVP_AHB_CLK] = &gcc_qmip_video_cvp_ahb_clk.clkr,
3141 [GCC_QMIP_VIDEO_V_CPU_AHB_CLK] = &gcc_qmip_video_v_cpu_ahb_clk.clkr,
3142 [GCC_QMIP_VIDEO_VCODEC_AHB_CLK] = &gcc_qmip_video_vcodec_ahb_clk.clkr,
3143 [GCC_QUPV3_I2C_CORE_CLK] = &gcc_qupv3_i2c_core_clk.clkr,
3144 [GCC_QUPV3_I2C_S0_CLK] = &gcc_qupv3_i2c_s0_clk.clkr,
3145 [GCC_QUPV3_I2C_S0_CLK_SRC] = &gcc_qupv3_i2c_s0_clk_src.clkr,
3146 [GCC_QUPV3_I2C_S1_CLK] = &gcc_qupv3_i2c_s1_clk.clkr,
3147 [GCC_QUPV3_I2C_S1_CLK_SRC] = &gcc_qupv3_i2c_s1_clk_src.clkr,
3148 [GCC_QUPV3_I2C_S2_CLK] = &gcc_qupv3_i2c_s2_clk.clkr,
3149 [GCC_QUPV3_I2C_S2_CLK_SRC] = &gcc_qupv3_i2c_s2_clk_src.clkr,
3150 [GCC_QUPV3_I2C_S3_CLK] = &gcc_qupv3_i2c_s3_clk.clkr,
3151 [GCC_QUPV3_I2C_S3_CLK_SRC] = &gcc_qupv3_i2c_s3_clk_src.clkr,
3152 [GCC_QUPV3_I2C_S4_CLK] = &gcc_qupv3_i2c_s4_clk.clkr,
3153 [GCC_QUPV3_I2C_S4_CLK_SRC] = &gcc_qupv3_i2c_s4_clk_src.clkr,
3154 [GCC_QUPV3_I2C_S5_CLK] = &gcc_qupv3_i2c_s5_clk.clkr,
3155 [GCC_QUPV3_I2C_S5_CLK_SRC] = &gcc_qupv3_i2c_s5_clk_src.clkr,
3156 [GCC_QUPV3_I2C_S6_CLK] = &gcc_qupv3_i2c_s6_clk.clkr,
3157 [GCC_QUPV3_I2C_S6_CLK_SRC] = &gcc_qupv3_i2c_s6_clk_src.clkr,
3158 [GCC_QUPV3_I2C_S7_CLK] = &gcc_qupv3_i2c_s7_clk.clkr,
3159 [GCC_QUPV3_I2C_S7_CLK_SRC] = &gcc_qupv3_i2c_s7_clk_src.clkr,
3160 [GCC_QUPV3_I2C_S8_CLK] = &gcc_qupv3_i2c_s8_clk.clkr,
3161 [GCC_QUPV3_I2C_S8_CLK_SRC] = &gcc_qupv3_i2c_s8_clk_src.clkr,
3162 [GCC_QUPV3_I2C_S9_CLK] = &gcc_qupv3_i2c_s9_clk.clkr,
3163 [GCC_QUPV3_I2C_S9_CLK_SRC] = &gcc_qupv3_i2c_s9_clk_src.clkr,
3164 [GCC_QUPV3_I2C_S_AHB_CLK] = &gcc_qupv3_i2c_s_ahb_clk.clkr,
3165 [GCC_QUPV3_WRAP1_CORE_2X_CLK] = &gcc_qupv3_wrap1_core_2x_clk.clkr,
3166 [GCC_QUPV3_WRAP1_CORE_CLK] = &gcc_qupv3_wrap1_core_clk.clkr,
3167 [GCC_QUPV3_WRAP1_S0_CLK] = &gcc_qupv3_wrap1_s0_clk.clkr,
3168 [GCC_QUPV3_WRAP1_S0_CLK_SRC] = &gcc_qupv3_wrap1_s0_clk_src.clkr,
3169 [GCC_QUPV3_WRAP1_S1_CLK] = &gcc_qupv3_wrap1_s1_clk.clkr,
3170 [GCC_QUPV3_WRAP1_S1_CLK_SRC] = &gcc_qupv3_wrap1_s1_clk_src.clkr,
3171 [GCC_QUPV3_WRAP1_S2_CLK] = &gcc_qupv3_wrap1_s2_clk.clkr,
3172 [GCC_QUPV3_WRAP1_S2_CLK_SRC] = &gcc_qupv3_wrap1_s2_clk_src.clkr,
3173 [GCC_QUPV3_WRAP1_S3_CLK] = &gcc_qupv3_wrap1_s3_clk.clkr,
3174 [GCC_QUPV3_WRAP1_S3_CLK_SRC] = &gcc_qupv3_wrap1_s3_clk_src.clkr,
3175 [GCC_QUPV3_WRAP1_S4_CLK] = &gcc_qupv3_wrap1_s4_clk.clkr,
3176 [GCC_QUPV3_WRAP1_S4_CLK_SRC] = &gcc_qupv3_wrap1_s4_clk_src.clkr,
3177 [GCC_QUPV3_WRAP1_S5_CLK] = &gcc_qupv3_wrap1_s5_clk.clkr,
3178 [GCC_QUPV3_WRAP1_S5_CLK_SRC] = &gcc_qupv3_wrap1_s5_clk_src.clkr,
3179 [GCC_QUPV3_WRAP1_S6_CLK] = &gcc_qupv3_wrap1_s6_clk.clkr,
3180 [GCC_QUPV3_WRAP1_S6_CLK_SRC] = &gcc_qupv3_wrap1_s6_clk_src.clkr,
3181 [GCC_QUPV3_WRAP1_S7_CLK] = &gcc_qupv3_wrap1_s7_clk.clkr,
3182 [GCC_QUPV3_WRAP1_S7_CLK_SRC] = &gcc_qupv3_wrap1_s7_clk_src.clkr,
3183 [GCC_QUPV3_WRAP2_CORE_2X_CLK] = &gcc_qupv3_wrap2_core_2x_clk.clkr,
3184 [GCC_QUPV3_WRAP2_CORE_CLK] = &gcc_qupv3_wrap2_core_clk.clkr,
3185 [GCC_QUPV3_WRAP2_S0_CLK] = &gcc_qupv3_wrap2_s0_clk.clkr,
3186 [GCC_QUPV3_WRAP2_S0_CLK_SRC] = &gcc_qupv3_wrap2_s0_clk_src.clkr,
3187 [GCC_QUPV3_WRAP2_S1_CLK] = &gcc_qupv3_wrap2_s1_clk.clkr,
3188 [GCC_QUPV3_WRAP2_S1_CLK_SRC] = &gcc_qupv3_wrap2_s1_clk_src.clkr,
3189 [GCC_QUPV3_WRAP2_S2_CLK] = &gcc_qupv3_wrap2_s2_clk.clkr,
3190 [GCC_QUPV3_WRAP2_S2_CLK_SRC] = &gcc_qupv3_wrap2_s2_clk_src.clkr,
3191 [GCC_QUPV3_WRAP2_S3_CLK] = &gcc_qupv3_wrap2_s3_clk.clkr,
3192 [GCC_QUPV3_WRAP2_S3_CLK_SRC] = &gcc_qupv3_wrap2_s3_clk_src.clkr,
3193 [GCC_QUPV3_WRAP2_S4_CLK] = &gcc_qupv3_wrap2_s4_clk.clkr,
3194 [GCC_QUPV3_WRAP2_S4_CLK_SRC] = &gcc_qupv3_wrap2_s4_clk_src.clkr,
3195 [GCC_QUPV3_WRAP2_S5_CLK] = &gcc_qupv3_wrap2_s5_clk.clkr,
3196 [GCC_QUPV3_WRAP2_S5_CLK_SRC] = &gcc_qupv3_wrap2_s5_clk_src.clkr,
3197 [GCC_QUPV3_WRAP2_S6_CLK] = &gcc_qupv3_wrap2_s6_clk.clkr,
3198 [GCC_QUPV3_WRAP2_S6_CLK_SRC] = &gcc_qupv3_wrap2_s6_clk_src.clkr,
3199 [GCC_QUPV3_WRAP2_S7_CLK] = &gcc_qupv3_wrap2_s7_clk.clkr,
3200 [GCC_QUPV3_WRAP2_S7_CLK_SRC] = &gcc_qupv3_wrap2_s7_clk_src.clkr,
3201 [GCC_QUPV3_WRAP_1_M_AHB_CLK] = &gcc_qupv3_wrap_1_m_ahb_clk.clkr,
3202 [GCC_QUPV3_WRAP_1_S_AHB_CLK] = &gcc_qupv3_wrap_1_s_ahb_clk.clkr,
3203 [GCC_QUPV3_WRAP_2_M_AHB_CLK] = &gcc_qupv3_wrap_2_m_ahb_clk.clkr,
3204 [GCC_QUPV3_WRAP_2_S_AHB_CLK] = &gcc_qupv3_wrap_2_s_ahb_clk.clkr,
3205 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3206 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3207 [GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
3208 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
3209 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
3210 [GCC_SDCC4_APPS_CLK_SRC] = &gcc_sdcc4_apps_clk_src.clkr,
3211 [GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
3212 [GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
3213 [GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
3214 [GCC_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_ufs_phy_axi_hw_ctl_clk.clkr,
3215 [GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
3216 [GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
3217 [GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK] = &gcc_ufs_phy_ice_core_hw_ctl_clk.clkr,
3218 [GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
3219 [GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
3220 [GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK] = &gcc_ufs_phy_phy_aux_hw_ctl_clk.clkr,
3221 [GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
3222 [GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC] = &gcc_ufs_phy_rx_symbol_0_clk_src.clkr,
3223 [GCC_UFS_PHY_RX_SYMBOL_1_CLK] = &gcc_ufs_phy_rx_symbol_1_clk.clkr,
3224 [GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC] = &gcc_ufs_phy_rx_symbol_1_clk_src.clkr,
3225 [GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
3226 [GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC] = &gcc_ufs_phy_tx_symbol_0_clk_src.clkr,
3227 [GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
3228 [GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC] = &gcc_ufs_phy_unipro_core_clk_src.clkr,
3229 [GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK] = &gcc_ufs_phy_unipro_core_hw_ctl_clk.clkr,
3230 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
3231 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
3232 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
3233 [GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC] = &gcc_usb30_prim_mock_utmi_clk_src.clkr,
3234 [GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC] = &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr,
3235 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
3236 [GCC_USB3_PRIM_PHY_AUX_CLK] = &gcc_usb3_prim_phy_aux_clk.clkr,
3237 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
3238 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
3239 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
3240 [GCC_USB3_PRIM_PHY_PIPE_CLK_SRC] = &gcc_usb3_prim_phy_pipe_clk_src.clkr,
3241 [GCC_VIDEO_AXI0_CLK] = &gcc_video_axi0_clk.clkr,
3242 [GCC_VIDEO_AXI1_CLK] = &gcc_video_axi1_clk.clkr,