Lines Matching refs:clkr
62 .clkr = {
88 .clkr.hw.init = &(struct clk_init_data){
90 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
108 .clkr.hw.init = &(struct clk_init_data){
110 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
132 .clkr = {
158 .clkr.hw.init = &(struct clk_init_data){
160 .parent_hws = (const struct clk_hw *[]){ &gpll10.clkr.hw },
186 .clkr = {
212 .clkr.hw.init = &(struct clk_init_data){
214 .parent_hws = (const struct clk_hw *[]){ &gpll11.clkr.hw },
226 .clkr = {
245 .clkr = {
271 .clkr.hw.init = &(struct clk_init_data){
273 .parent_hws = (const struct clk_hw *[]){ &gpll4.clkr.hw },
284 .clkr = {
310 .clkr.hw.init = &(struct clk_init_data){
312 .parent_hws = (const struct clk_hw *[]){ &gpll6.clkr.hw },
323 .clkr = {
349 .clkr.hw.init = &(struct clk_init_data){
351 .parent_hws = (const struct clk_hw *[]){ &gpll7.clkr.hw },
380 .clkr = {
406 .clkr.hw.init = &(struct clk_init_data){
408 .parent_hws = (const struct clk_hw *[]){ &gpll8.clkr.hw },
432 .clkr = {
458 .clkr.hw.init = &(struct clk_init_data){
460 .parent_hws = (const struct clk_hw *[]){ &gpll9.clkr.hw },
475 { .hw = &gpll0.clkr.hw },
476 { .hw = &gpll0_out_aux2.clkr.hw },
488 { .hw = &gpll0.clkr.hw },
489 { .hw = &gpll0_out_aux2.clkr.hw },
490 { .hw = &gpll6_out_main.clkr.hw },
502 { .hw = &gpll0.clkr.hw },
503 { .hw = &gpll0_out_aux2.clkr.hw },
517 { .hw = &gpll0.clkr.hw },
518 { .hw = &gpll9.clkr.hw },
519 { .hw = &gpll10_out_main.clkr.hw },
520 { .hw = &gpll9_out_main.clkr.hw },
532 { .hw = &gpll0.clkr.hw },
533 { .hw = &gpll0_out_aux2.clkr.hw },
534 { .hw = &gpll4_out_main.clkr.hw },
548 { .hw = &gpll0.clkr.hw },
549 { .hw = &gpll8.clkr.hw },
550 { .hw = &gpll10_out_main.clkr.hw },
551 { .hw = &gpll8_out_main.clkr.hw },
552 { .hw = &gpll9_out_main.clkr.hw },
567 { .hw = &gpll0.clkr.hw },
568 { .hw = &gpll8.clkr.hw },
569 { .hw = &gpll10_out_main.clkr.hw },
570 { .hw = &gpll6_out_main.clkr.hw },
571 { .hw = &gpll9_out_main.clkr.hw },
572 { .hw = &gpll3.clkr.hw },
586 { .hw = &gpll0.clkr.hw },
587 { .hw = &gpll0_out_aux2.clkr.hw },
588 { .hw = &gpll10_out_main.clkr.hw },
589 { .hw = &gpll4_out_main.clkr.hw },
590 { .hw = &gpll3.clkr.hw },
605 { .hw = &gpll0.clkr.hw },
606 { .hw = &gpll8.clkr.hw },
607 { .hw = &gpll10_out_main.clkr.hw },
608 { .hw = &gpll8_out_main.clkr.hw },
609 { .hw = &gpll9_out_main.clkr.hw },
610 { .hw = &gpll3.clkr.hw },
625 { .hw = &gpll0.clkr.hw },
626 { .hw = &gpll0_out_aux2.clkr.hw },
627 { .hw = &gpll10_out_main.clkr.hw },
628 { .hw = &gpll8_out_main.clkr.hw },
629 { .hw = &gpll9_out_main.clkr.hw },
630 { .hw = &gpll3.clkr.hw },
644 { .hw = &gpll0.clkr.hw },
645 { .hw = &gpll8.clkr.hw },
646 { .hw = &gpll10_out_main.clkr.hw },
647 { .hw = &gpll6.clkr.hw },
648 { .hw = &gpll9_out_main.clkr.hw },
661 { .hw = &gpll0.clkr.hw },
662 { .hw = &gpll0_out_aux2.clkr.hw },
663 { .hw = &gpll7_out_main.clkr.hw },
664 { .hw = &gpll4_out_main.clkr.hw },
684 { .hw = &gpll11_out_main.clkr.hw },
701 .clkr.hw.init = &(struct clk_init_data){
722 .clkr.hw.init = &(struct clk_init_data){
745 .clkr.hw.init = &(struct clk_init_data){
760 .clkr.hw.init = &(struct clk_init_data){
775 .clkr.hw.init = &(struct clk_init_data){
797 .clkr.hw.init = &(struct clk_init_data){
812 .clkr.hw.init = &(struct clk_init_data){
827 .clkr.hw.init = &(struct clk_init_data){
842 .clkr.hw.init = &(struct clk_init_data){
864 .clkr.hw.init = &(struct clk_init_data){
888 .clkr.hw.init = &(struct clk_init_data){
923 .clkr.hw.init = &(struct clk_init_data){
948 .clkr.hw.init = &(struct clk_init_data){
963 .clkr.hw.init = &(struct clk_init_data){
978 .clkr.hw.init = &(struct clk_init_data){
993 .clkr.hw.init = &(struct clk_init_data){
1008 .clkr.hw.init = &(struct clk_init_data){
1031 .clkr.hw.init = &(struct clk_init_data){
1053 .clkr.hw.init = &(struct clk_init_data){
1076 .clkr.hw.init = &(struct clk_init_data){
1090 .clkr.hw.init = &(struct clk_init_data){
1104 .clkr.hw.init = &(struct clk_init_data){
1124 .clkr.hw.init = &(struct clk_init_data){
1165 .clkr.hw.init = &gcc_qupv3_wrap0_s0_clk_src_init,
1181 .clkr.hw.init = &gcc_qupv3_wrap0_s1_clk_src_init,
1197 .clkr.hw.init = &gcc_qupv3_wrap0_s2_clk_src_init,
1213 .clkr.hw.init = &gcc_qupv3_wrap0_s3_clk_src_init,
1229 .clkr.hw.init = &gcc_qupv3_wrap0_s4_clk_src_init,
1245 .clkr.hw.init = &gcc_qupv3_wrap0_s5_clk_src_init,
1266 .clkr.hw.init = &(struct clk_init_data){
1289 .clkr.hw.init = &(struct clk_init_data){
1313 .clkr.hw.init = &(struct clk_init_data){
1337 .clkr.hw.init = &(struct clk_init_data){
1359 .clkr.hw.init = &(struct clk_init_data){
1379 .clkr.hw.init = &(struct clk_init_data){
1400 .clkr.hw.init = &(struct clk_init_data){
1422 .clkr.hw.init = &(struct clk_init_data){
1441 .clkr.hw.init = &(struct clk_init_data){
1453 .clkr.hw.init = &(struct clk_init_data) {
1456 &gcc_usb30_prim_mock_utmi_clk_src.clkr.hw },
1468 .clkr.hw.init = &(struct clk_init_data){
1490 .clkr.hw.init = &(struct clk_init_data){
1504 .clkr = {
1519 .clkr = {
1534 .clkr = {
1549 .clkr = {
1564 .clkr = {
1579 .clkr = {
1594 .clkr = {
1608 .clkr = {
1622 .clkr = {
1628 &gcc_camss_axi_clk_src.clkr.hw,
1642 .clkr = {
1657 .clkr = {
1670 .clkr = {
1676 &gcc_camss_cci_clk_src.clkr.hw,
1688 .clkr = {
1694 &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw,
1706 .clkr = {
1712 &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw,
1724 .clkr = {
1730 &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw,
1742 .clkr = {
1748 &gcc_camss_csi0phytimer_clk_src.clkr.hw,
1760 .clkr = {
1766 &gcc_camss_csi1phytimer_clk_src.clkr.hw,
1778 .clkr = {
1784 &gcc_camss_csi2phytimer_clk_src.clkr.hw,
1796 .clkr = {
1802 &gcc_camss_mclk0_clk_src.clkr.hw,
1814 .clkr = {
1820 &gcc_camss_mclk1_clk_src.clkr.hw,
1832 .clkr = {
1838 &gcc_camss_mclk2_clk_src.clkr.hw,
1850 .clkr = {
1856 &gcc_camss_mclk3_clk_src.clkr.hw,
1868 .clkr = {
1881 .clkr = {
1887 &gcc_camss_ope_ahb_clk_src.clkr.hw,
1899 .clkr = {
1905 &gcc_camss_ope_clk_src.clkr.hw,
1917 .clkr = {
1930 .clkr = {
1936 &gcc_camss_tfe_0_clk_src.clkr.hw,
1948 .clkr = {
1954 &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw,
1966 .clkr = {
1972 &gcc_camss_tfe_0_csid_clk_src.clkr.hw,
1984 .clkr = {
1990 &gcc_camss_tfe_1_clk_src.clkr.hw,
2002 .clkr = {
2008 &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw,
2020 .clkr = {
2026 &gcc_camss_tfe_1_csid_clk_src.clkr.hw,
2038 .clkr = {
2044 &gcc_camss_tfe_2_clk_src.clkr.hw,
2056 .clkr = {
2062 &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw,
2074 .clkr = {
2080 &gcc_camss_tfe_2_csid_clk_src.clkr.hw,
2092 .clkr = {
2098 &gcc_camss_top_ahb_clk_src.clkr.hw,
2112 .clkr = {
2118 &gcc_usb30_prim_master_clk_src.clkr.hw,
2132 .clkr = {
2148 .clkr = {
2163 .clkr.hw.init = &(struct clk_init_data) {
2165 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
2173 .clkr = {
2179 &gcc_disp_gpll0_clk_src.clkr.hw,
2193 .clkr = {
2208 .clkr = {
2221 .clkr = {
2235 .clkr = {
2241 &gcc_gp1_clk_src.clkr.hw,
2253 .clkr = {
2259 &gcc_gp2_clk_src.clkr.hw,
2271 .clkr = {
2277 &gcc_gp3_clk_src.clkr.hw,
2291 .clkr = {
2304 .clkr = {
2310 &gpll0.clkr.hw,
2321 .clkr = {
2327 &gpll0_out_aux2.clkr.hw,
2339 .clkr = {
2354 .clkr = {
2367 .clkr = {
2382 .clkr = {
2395 .clkr = {
2401 &gcc_pdm2_clk_src.clkr.hw,
2415 .clkr = {
2428 .clkr = {
2443 .clkr = {
2458 .clkr = {
2473 .clkr = {
2488 .clkr = {
2503 .clkr = {
2518 .clkr = {
2531 .clkr = {
2544 .clkr = {
2557 .clkr = {
2563 &gcc_qupv3_wrap0_s0_clk_src.clkr.hw,
2575 .clkr = {
2581 &gcc_qupv3_wrap0_s1_clk_src.clkr.hw,
2593 .clkr = {
2599 &gcc_qupv3_wrap0_s2_clk_src.clkr.hw,
2611 .clkr = {
2617 &gcc_qupv3_wrap0_s3_clk_src.clkr.hw,
2629 .clkr = {
2635 &gcc_qupv3_wrap0_s4_clk_src.clkr.hw,
2647 .clkr = {
2653 &gcc_qupv3_wrap0_s5_clk_src.clkr.hw,
2667 .clkr = {
2682 .clkr = {
2695 .clkr = {
2708 .clkr = {
2714 &gcc_sdcc1_apps_clk_src.clkr.hw,
2728 .clkr = {
2734 &gcc_sdcc1_ice_core_clk_src.clkr.hw,
2746 .clkr = {
2759 .clkr = {
2765 &gcc_sdcc2_apps_clk_src.clkr.hw,
2779 .clkr = {
2793 .clkr = {
2799 &gcc_ufs_phy_axi_clk_src.clkr.hw,
2813 .clkr = {
2819 &gcc_usb30_prim_master_clk_src.clkr.hw,
2831 .clkr = {
2846 .clkr = {
2861 .clkr = {
2867 &gcc_ufs_phy_axi_clk_src.clkr.hw,
2881 .clkr = {
2887 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
2901 .clkr = {
2907 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
2919 .clkr = {
2932 .clkr = {
2947 .clkr = {
2953 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
2965 .clkr = {
2971 &gcc_usb30_prim_master_clk_src.clkr.hw,
2983 .clkr = {
2989 &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr.hw,
3001 .clkr = {
3014 .clkr = {
3027 .clkr = {
3033 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
3047 .clkr = {
3060 .clkr = {
3073 .clkr = {
3086 .clkr = {
3101 .clkr = {
3116 .clkr = {
3131 .clkr = {
3146 .clkr = {
3152 &gcc_video_venus_clk_src.clkr.hw,
3164 .clkr = {
3170 &gcc_video_venus_clk_src.clkr.hw,
3182 .clkr = {
3269 [GCC_AHB2PHY_CSI_CLK] = &gcc_ahb2phy_csi_clk.clkr,
3270 [GCC_AHB2PHY_USB_CLK] = &gcc_ahb2phy_usb_clk.clkr,
3271 [GCC_BIMC_GPU_AXI_CLK] = &gcc_bimc_gpu_axi_clk.clkr,
3272 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3273 [GCC_CAM_THROTTLE_NRT_CLK] = &gcc_cam_throttle_nrt_clk.clkr,
3274 [GCC_CAM_THROTTLE_RT_CLK] = &gcc_cam_throttle_rt_clk.clkr,
3275 [GCC_CAMERA_AHB_CLK] = &gcc_camera_ahb_clk.clkr,
3276 [GCC_CAMERA_XO_CLK] = &gcc_camera_xo_clk.clkr,
3277 [GCC_CAMSS_AXI_CLK] = &gcc_camss_axi_clk.clkr,
3278 [GCC_CAMSS_AXI_CLK_SRC] = &gcc_camss_axi_clk_src.clkr,
3279 [GCC_CAMSS_CAMNOC_ATB_CLK] = &gcc_camss_camnoc_atb_clk.clkr,
3280 [GCC_CAMSS_CAMNOC_NTS_XO_CLK] = &gcc_camss_camnoc_nts_xo_clk.clkr,
3281 [GCC_CAMSS_CCI_0_CLK] = &gcc_camss_cci_0_clk.clkr,
3282 [GCC_CAMSS_CCI_CLK_SRC] = &gcc_camss_cci_clk_src.clkr,
3283 [GCC_CAMSS_CPHY_0_CLK] = &gcc_camss_cphy_0_clk.clkr,
3284 [GCC_CAMSS_CPHY_1_CLK] = &gcc_camss_cphy_1_clk.clkr,
3285 [GCC_CAMSS_CPHY_2_CLK] = &gcc_camss_cphy_2_clk.clkr,
3286 [GCC_CAMSS_CSI0PHYTIMER_CLK] = &gcc_camss_csi0phytimer_clk.clkr,
3287 [GCC_CAMSS_CSI0PHYTIMER_CLK_SRC] = &gcc_camss_csi0phytimer_clk_src.clkr,
3288 [GCC_CAMSS_CSI1PHYTIMER_CLK] = &gcc_camss_csi1phytimer_clk.clkr,
3289 [GCC_CAMSS_CSI1PHYTIMER_CLK_SRC] = &gcc_camss_csi1phytimer_clk_src.clkr,
3290 [GCC_CAMSS_CSI2PHYTIMER_CLK] = &gcc_camss_csi2phytimer_clk.clkr,
3291 [GCC_CAMSS_CSI2PHYTIMER_CLK_SRC] = &gcc_camss_csi2phytimer_clk_src.clkr,
3292 [GCC_CAMSS_MCLK0_CLK] = &gcc_camss_mclk0_clk.clkr,
3293 [GCC_CAMSS_MCLK0_CLK_SRC] = &gcc_camss_mclk0_clk_src.clkr,
3294 [GCC_CAMSS_MCLK1_CLK] = &gcc_camss_mclk1_clk.clkr,
3295 [GCC_CAMSS_MCLK1_CLK_SRC] = &gcc_camss_mclk1_clk_src.clkr,
3296 [GCC_CAMSS_MCLK2_CLK] = &gcc_camss_mclk2_clk.clkr,
3297 [GCC_CAMSS_MCLK2_CLK_SRC] = &gcc_camss_mclk2_clk_src.clkr,
3298 [GCC_CAMSS_MCLK3_CLK] = &gcc_camss_mclk3_clk.clkr,
3299 [GCC_CAMSS_MCLK3_CLK_SRC] = &gcc_camss_mclk3_clk_src.clkr,
3300 [GCC_CAMSS_NRT_AXI_CLK] = &gcc_camss_nrt_axi_clk.clkr,
3301 [GCC_CAMSS_OPE_AHB_CLK] = &gcc_camss_ope_ahb_clk.clkr,
3302 [GCC_CAMSS_OPE_AHB_CLK_SRC] = &gcc_camss_ope_ahb_clk_src.clkr,
3303 [GCC_CAMSS_OPE_CLK] = &gcc_camss_ope_clk.clkr,
3304 [GCC_CAMSS_OPE_CLK_SRC] = &gcc_camss_ope_clk_src.clkr,
3305 [GCC_CAMSS_RT_AXI_CLK] = &gcc_camss_rt_axi_clk.clkr,
3306 [GCC_CAMSS_TFE_0_CLK] = &gcc_camss_tfe_0_clk.clkr,
3307 [GCC_CAMSS_TFE_0_CLK_SRC] = &gcc_camss_tfe_0_clk_src.clkr,
3308 [GCC_CAMSS_TFE_0_CPHY_RX_CLK] = &gcc_camss_tfe_0_cphy_rx_clk.clkr,
3309 [GCC_CAMSS_TFE_0_CSID_CLK] = &gcc_camss_tfe_0_csid_clk.clkr,
3310 [GCC_CAMSS_TFE_0_CSID_CLK_SRC] = &gcc_camss_tfe_0_csid_clk_src.clkr,
3311 [GCC_CAMSS_TFE_1_CLK] = &gcc_camss_tfe_1_clk.clkr,
3312 [GCC_CAMSS_TFE_1_CLK_SRC] = &gcc_camss_tfe_1_clk_src.clkr,
3313 [GCC_CAMSS_TFE_1_CPHY_RX_CLK] = &gcc_camss_tfe_1_cphy_rx_clk.clkr,
3314 [GCC_CAMSS_TFE_1_CSID_CLK] = &gcc_camss_tfe_1_csid_clk.clkr,
3315 [GCC_CAMSS_TFE_1_CSID_CLK_SRC] = &gcc_camss_tfe_1_csid_clk_src.clkr,
3316 [GCC_CAMSS_TFE_2_CLK] = &gcc_camss_tfe_2_clk.clkr,
3317 [GCC_CAMSS_TFE_2_CLK_SRC] = &gcc_camss_tfe_2_clk_src.clkr,
3318 [GCC_CAMSS_TFE_2_CPHY_RX_CLK] = &gcc_camss_tfe_2_cphy_rx_clk.clkr,
3319 [GCC_CAMSS_TFE_2_CSID_CLK] = &gcc_camss_tfe_2_csid_clk.clkr,
3320 [GCC_CAMSS_TFE_2_CSID_CLK_SRC] = &gcc_camss_tfe_2_csid_clk_src.clkr,
3321 [GCC_CAMSS_TFE_CPHY_RX_CLK_SRC] = &gcc_camss_tfe_cphy_rx_clk_src.clkr,
3322 [GCC_CAMSS_TOP_AHB_CLK] = &gcc_camss_top_ahb_clk.clkr,
3323 [GCC_CAMSS_TOP_AHB_CLK_SRC] = &gcc_camss_top_ahb_clk_src.clkr,
3324 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
3325 [GCC_CPUSS_GNOC_CLK] = &gcc_cpuss_gnoc_clk.clkr,
3326 [GCC_DISP_AHB_CLK] = &gcc_disp_ahb_clk.clkr,
3327 [GCC_DISP_GPLL0_CLK_SRC] = &gcc_disp_gpll0_clk_src.clkr,
3328 [GCC_DISP_GPLL0_DIV_CLK_SRC] = &gcc_disp_gpll0_div_clk_src.clkr,
3329 [GCC_DISP_HF_AXI_CLK] = &gcc_disp_hf_axi_clk.clkr,
3330 [GCC_DISP_THROTTLE_CORE_CLK] = &gcc_disp_throttle_core_clk.clkr,
3331 [GCC_DISP_XO_CLK] = &gcc_disp_xo_clk.clkr,
3332 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3333 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
3334 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3335 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
3336 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3337 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
3338 [GCC_GPU_CFG_AHB_CLK] = &gcc_gpu_cfg_ahb_clk.clkr,
3339 [GCC_GPU_GPLL0_CLK_SRC] = &gcc_gpu_gpll0_clk_src.clkr,
3340 [GCC_GPU_GPLL0_DIV_CLK_SRC] = &gcc_gpu_gpll0_div_clk_src.clkr,
3341 [GCC_GPU_IREF_CLK] = &gcc_gpu_iref_clk.clkr,
3342 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
3343 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
3344 [GCC_GPU_THROTTLE_CORE_CLK] = &gcc_gpu_throttle_core_clk.clkr,
3345 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3346 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
3347 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3348 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
3349 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3350 [GCC_QMIP_CAMERA_NRT_AHB_CLK] = &gcc_qmip_camera_nrt_ahb_clk.clkr,
3351 [GCC_QMIP_CAMERA_RT_AHB_CLK] = &gcc_qmip_camera_rt_ahb_clk.clkr,
3352 [GCC_QMIP_DISP_AHB_CLK] = &gcc_qmip_disp_ahb_clk.clkr,
3353 [GCC_QMIP_GPU_CFG_AHB_CLK] = &gcc_qmip_gpu_cfg_ahb_clk.clkr,
3354 [GCC_QMIP_VIDEO_VCODEC_AHB_CLK] = &gcc_qmip_video_vcodec_ahb_clk.clkr,
3355 [GCC_QUPV3_WRAP0_CORE_2X_CLK] = &gcc_qupv3_wrap0_core_2x_clk.clkr,
3356 [GCC_QUPV3_WRAP0_CORE_CLK] = &gcc_qupv3_wrap0_core_clk.clkr,
3357 [GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
3358 [GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
3359 [GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
3360 [GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
3361 [GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
3362 [GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
3363 [GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
3364 [GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
3365 [GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
3366 [GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
3367 [GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
3368 [GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
3369 [GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
3370 [GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
3371 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
3372 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
3373 [GCC_SDCC1_APPS_CLK_SRC] = &gcc_sdcc1_apps_clk_src.clkr,
3374 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
3375 [GCC_SDCC1_ICE_CORE_CLK_SRC] = &gcc_sdcc1_ice_core_clk_src.clkr,
3376 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3377 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3378 [GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
3379 [GCC_SYS_NOC_CPUSS_AHB_CLK] = &gcc_sys_noc_cpuss_ahb_clk.clkr,
3380 [GCC_SYS_NOC_UFS_PHY_AXI_CLK] = &gcc_sys_noc_ufs_phy_axi_clk.clkr,
3381 [GCC_SYS_NOC_USB3_PRIM_AXI_CLK] = &gcc_sys_noc_usb3_prim_axi_clk.clkr,
3382 [GCC_UFS_CLKREF_CLK] = &gcc_ufs_clkref_clk.clkr,
3383 [GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
3384 [GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
3385 [GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
3386 [GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
3387 [GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
3388 [GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
3389 [GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
3390 [GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
3391 [GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
3392 [GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
3394 &gcc_ufs_phy_unipro_core_clk_src.clkr,
3395 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
3396 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
3397 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
3399 &gcc_usb30_prim_mock_utmi_clk_src.clkr,
3401 &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr,
3402 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
3403 [GCC_USB3_PRIM_CLKREF_CLK] = &gcc_usb3_prim_clkref_clk.clkr,
3404 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
3405 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
3406 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
3407 [GCC_VCODEC0_AXI_CLK] = &gcc_vcodec0_axi_clk.clkr,
3408 [GCC_VENUS_AHB_CLK] = &gcc_venus_ahb_clk.clkr,
3409 [GCC_VENUS_CTL_AXI_CLK] = &gcc_venus_ctl_axi_clk.clkr,
3410 [GCC_VIDEO_AHB_CLK] = &gcc_video_ahb_clk.clkr,
3411 [GCC_VIDEO_AXI0_CLK] = &gcc_video_axi0_clk.clkr,
3412 [GCC_VIDEO_THROTTLE_CORE_CLK] = &gcc_video_throttle_core_clk.clkr,
3413 [GCC_VIDEO_VCODEC0_SYS_CLK] = &gcc_video_vcodec0_sys_clk.clkr,
3414 [GCC_VIDEO_VENUS_CLK_SRC] = &gcc_video_venus_clk_src.clkr,
3415 [GCC_VIDEO_VENUS_CTL_CLK] = &gcc_video_venus_ctl_clk.clkr,
3416 [GCC_VIDEO_XO_CLK] = &gcc_video_xo_clk.clkr,
3417 [GPLL0] = &gpll0.clkr,
3418 [GPLL0_OUT_AUX2] = &gpll0_out_aux2.clkr,
3419 [GPLL0_OUT_MAIN] = &gpll0_out_main.clkr,
3420 [GPLL10] = &gpll10.clkr,
3421 [GPLL10_OUT_MAIN] = &gpll10_out_main.clkr,
3422 [GPLL11] = &gpll11.clkr,
3423 [GPLL11_OUT_MAIN] = &gpll11_out_main.clkr,
3424 [GPLL3] = &gpll3.clkr,
3425 [GPLL4] = &gpll4.clkr,
3426 [GPLL4_OUT_MAIN] = &gpll4_out_main.clkr,
3427 [GPLL6] = &gpll6.clkr,
3428 [GPLL6_OUT_MAIN] = &gpll6_out_main.clkr,
3429 [GPLL7] = &gpll7.clkr,
3430 [GPLL7_OUT_MAIN] = &gpll7_out_main.clkr,
3431 [GPLL8] = &gpll8.clkr,
3432 [GPLL8_OUT_MAIN] = &gpll8_out_main.clkr,
3433 [GPLL9] = &gpll9.clkr,
3434 [GPLL9_OUT_MAIN] = &gpll9_out_main.clkr,