Lines Matching refs:clkr
78 .clkr = {
102 .clkr.hw.init = &(const struct clk_init_data){
105 &gcc_gpll0.clkr.hw,
115 .clkr = {
130 .clkr = {
145 .clkr = {
160 .clkr = {
175 .clkr = {
195 { .hw = &gcc_gpll0.clkr.hw },
196 { .hw = &gcc_gpll0_out_even.clkr.hw },
208 { .hw = &gcc_gpll0.clkr.hw },
209 { .hw = &gcc_gpll4.clkr.hw },
210 { .hw = &gcc_gpll0_out_even.clkr.hw },
222 { .hw = &gcc_gpll0.clkr.hw },
224 { .hw = &gcc_gpll0_out_even.clkr.hw },
247 { .hw = &gcc_gpll0.clkr.hw },
248 { .hw = &gcc_gpll1.clkr.hw },
249 { .hw = &gcc_gpll4.clkr.hw },
250 { .hw = &gcc_gpll0_out_even.clkr.hw },
270 { .hw = &gcc_gpll7.clkr.hw },
271 { .hw = &gcc_gpll4.clkr.hw },
272 { .hw = &gcc_gpll0_out_even.clkr.hw },
284 { .hw = &gcc_gpll7.clkr.hw },
286 { .hw = &gcc_gpll0_out_even.clkr.hw },
298 { .hw = &gcc_gpll7.clkr.hw },
300 { .hw = &gcc_gpll0_out_even.clkr.hw },
333 { .hw = &gcc_gpll0.clkr.hw },
334 { .hw = &gcc_gpll9.clkr.hw },
335 { .hw = &gcc_gpll4.clkr.hw },
336 { .hw = &gcc_gpll0_out_even.clkr.hw },
346 { .hw = &gcc_gpll0.clkr.hw },
359 { .hw = &gcc_gpll7.clkr.hw },
360 { .hw = &gcc_gpll5.clkr.hw },
361 { .hw = &gcc_gpll4.clkr.hw },
362 { .hw = &gcc_gpll0_out_even.clkr.hw },
450 .clkr = {
462 .clkr = {
479 .clkr = {
491 .clkr = {
508 .clkr = {
523 .clkr = {
538 .clkr = {
553 .clkr = {
568 .clkr = {
583 .clkr = {
598 .clkr = {
613 .clkr = {
634 .clkr.hw.init = &(const struct clk_init_data){
654 .clkr.hw.init = &(const struct clk_init_data){
674 .clkr.hw.init = &(const struct clk_init_data){
688 .clkr.hw.init = &(const struct clk_init_data){
702 .clkr.hw.init = &(const struct clk_init_data){
716 .clkr.hw.init = &(const struct clk_init_data){
736 .clkr.hw.init = &(const struct clk_init_data){
750 .clkr.hw.init = &(const struct clk_init_data){
764 .clkr.hw.init = &(const struct clk_init_data){
778 .clkr.hw.init = &(const struct clk_init_data){
792 .clkr.hw.init = &(const struct clk_init_data){
806 .clkr.hw.init = &(const struct clk_init_data){
825 .clkr.hw.init = &(const struct clk_init_data){
839 .clkr.hw.init = &(const struct clk_init_data){
853 .clkr.hw.init = &(const struct clk_init_data){
872 .clkr.hw.init = &(const struct clk_init_data){
907 .clkr.hw.init = &gcc_qupv3_wrap0_s0_clk_src_init,
923 .clkr.hw.init = &gcc_qupv3_wrap0_s1_clk_src_init,
953 .clkr.hw.init = &gcc_qupv3_wrap0_s2_clk_src_init,
969 .clkr.hw.init = &gcc_qupv3_wrap0_s3_clk_src_init,
985 .clkr.hw.init = &gcc_qupv3_wrap0_s4_clk_src_init,
1001 .clkr.hw.init = &gcc_qupv3_wrap0_s5_clk_src_init,
1017 .clkr.hw.init = &gcc_qupv3_wrap0_s6_clk_src_init,
1033 .clkr.hw.init = &gcc_qupv3_wrap1_s0_clk_src_init,
1049 .clkr.hw.init = &gcc_qupv3_wrap1_s1_clk_src_init,
1065 .clkr.hw.init = &gcc_qupv3_wrap1_s2_clk_src_init,
1081 .clkr.hw.init = &gcc_qupv3_wrap1_s3_clk_src_init,
1097 .clkr.hw.init = &gcc_qupv3_wrap1_s4_clk_src_init,
1113 .clkr.hw.init = &gcc_qupv3_wrap1_s5_clk_src_init,
1129 .clkr.hw.init = &gcc_qupv3_wrap1_s6_clk_src_init,
1145 .clkr.hw.init = &gcc_qupv3_wrap2_s0_clk_src_init,
1161 .clkr.hw.init = &gcc_qupv3_wrap2_s1_clk_src_init,
1177 .clkr.hw.init = &gcc_qupv3_wrap2_s2_clk_src_init,
1193 .clkr.hw.init = &gcc_qupv3_wrap2_s3_clk_src_init,
1209 .clkr.hw.init = &gcc_qupv3_wrap2_s4_clk_src_init,
1225 .clkr.hw.init = &gcc_qupv3_wrap2_s5_clk_src_init,
1241 .clkr.hw.init = &gcc_qupv3_wrap2_s6_clk_src_init,
1273 .clkr.hw.init = &gcc_qupv3_wrap3_s0_clk_src_init,
1295 .clkr.hw.init = &(const struct clk_init_data){
1315 .clkr.hw.init = &(const struct clk_init_data){
1334 .clkr.hw.init = &(const struct clk_init_data){
1357 .clkr.hw.init = &(const struct clk_init_data){
1379 .clkr.hw.init = &(const struct clk_init_data){
1393 .clkr.hw.init = &(const struct clk_init_data){
1407 .clkr.hw.init = &(const struct clk_init_data){
1421 .clkr.hw.init = &(const struct clk_init_data){
1435 .clkr.hw.init = &(const struct clk_init_data){
1449 .clkr.hw.init = &(const struct clk_init_data){
1463 .clkr.hw.init = &(const struct clk_init_data){
1482 .clkr.hw.init = &(const struct clk_init_data){
1496 .clkr.hw.init = &(const struct clk_init_data){
1517 .clkr.hw.init = &(const struct clk_init_data){
1531 .clkr.hw.init = &(const struct clk_init_data){
1545 .clkr.hw.init = &(const struct clk_init_data){
1559 .clkr.hw.init = &(const struct clk_init_data){
1573 .clkr.hw.init = &(const struct clk_init_data){
1587 .clkr.hw.init = &(const struct clk_init_data){
1599 .clkr.hw.init = &(const struct clk_init_data) {
1602 &gcc_pcie_0_pipe_clk_src.clkr.hw,
1614 .clkr.hw.init = &(const struct clk_init_data) {
1617 &gcc_pcie_1_pipe_clk_src.clkr.hw,
1629 .clkr.hw.init = &(const struct clk_init_data) {
1632 &gcc_qupv3_wrap3_s0_clk_src.clkr.hw,
1644 .clkr.hw.init = &(const struct clk_init_data) {
1647 &gcc_usb20_mock_utmi_clk_src.clkr.hw,
1659 .clkr.hw.init = &(const struct clk_init_data) {
1662 &gcc_usb30_prim_mock_utmi_clk_src.clkr.hw,
1674 .clkr.hw.init = &(const struct clk_init_data) {
1677 &gcc_usb30_sec_mock_utmi_clk_src.clkr.hw,
1690 .clkr = {
1705 .clkr = {
1711 &gcc_ufs_card_axi_clk_src.clkr.hw,
1725 .clkr = {
1731 &gcc_ufs_phy_axi_clk_src.clkr.hw,
1745 .clkr = {
1751 &gcc_ufs_phy_axi_clk_src.clkr.hw,
1765 .clkr = {
1771 &gcc_usb20_master_clk_src.clkr.hw,
1785 .clkr = {
1791 &gcc_usb30_prim_master_clk_src.clkr.hw,
1805 .clkr = {
1811 &gcc_usb30_sec_master_clk_src.clkr.hw,
1825 .clkr = {
1840 .clkr = {
1855 .clkr = {
1870 .clkr = {
1885 .clkr = {
1900 .clkr = {
1913 .clkr = {
1928 .clkr = {
1934 &gcc_usb20_master_clk_src.clkr.hw,
1948 .clkr = {
1954 &gcc_usb30_prim_master_clk_src.clkr.hw,
1968 .clkr = {
1974 &gcc_usb30_sec_master_clk_src.clkr.hw,
1988 .clkr = {
2003 .clkr = {
2018 .clkr = {
2031 .clkr = {
2046 .clkr = {
2059 .clkr = {
2065 &gcc_emac0_phy_aux_clk_src.clkr.hw,
2077 .clkr = {
2083 &gcc_emac0_ptp_clk_src.clkr.hw,
2095 .clkr = {
2101 &gcc_emac0_rgmii_clk_src.clkr.hw,
2115 .clkr = {
2130 .clkr = {
2143 .clkr = {
2149 &gcc_emac1_phy_aux_clk_src.clkr.hw,
2161 .clkr = {
2167 &gcc_emac1_ptp_clk_src.clkr.hw,
2179 .clkr = {
2185 &gcc_emac1_rgmii_clk_src.clkr.hw,
2199 .clkr = {
2212 .clkr = {
2218 &gcc_gp1_clk_src.clkr.hw,
2230 .clkr = {
2236 &gcc_gp2_clk_src.clkr.hw,
2248 .clkr = {
2254 &gcc_gp3_clk_src.clkr.hw,
2266 .clkr = {
2272 &gcc_gp4_clk_src.clkr.hw,
2284 .clkr = {
2290 &gcc_gp5_clk_src.clkr.hw,
2301 .clkr = {
2307 &gcc_gpll0.clkr.hw,
2318 .clkr = {
2324 &gcc_gpll0_out_even.clkr.hw,
2338 .clkr = {
2351 .clkr = {
2366 .clkr = {
2381 .clkr = {
2394 .clkr = {
2400 &gcc_pcie_0_aux_clk_src.clkr.hw,
2414 .clkr = {
2427 .clkr = {
2440 .clkr = {
2446 &gcc_pcie_0_phy_aux_clk_src.clkr.hw,
2458 .clkr = {
2464 &gcc_pcie_0_phy_rchng_clk_src.clkr.hw,
2476 .clkr = {
2482 &gcc_pcie_0_pipe_clk_src.clkr.hw,
2494 .clkr = {
2500 &gcc_pcie_0_pipe_div_clk_src.clkr.hw,
2512 .clkr = {
2525 .clkr = {
2538 .clkr = {
2544 &gcc_pcie_1_aux_clk_src.clkr.hw,
2558 .clkr = {
2571 .clkr = {
2584 .clkr = {
2590 &gcc_pcie_1_phy_aux_clk_src.clkr.hw,
2602 .clkr = {
2608 &gcc_pcie_1_phy_rchng_clk_src.clkr.hw,
2620 .clkr = {
2626 &gcc_pcie_1_pipe_clk_src.clkr.hw,
2638 .clkr = {
2644 &gcc_pcie_1_pipe_div_clk_src.clkr.hw,
2656 .clkr = {
2669 .clkr = {
2682 .clkr = {
2695 .clkr = {
2708 .clkr = {
2714 &gcc_pdm2_clk_src.clkr.hw,
2728 .clkr = {
2741 .clkr = {
2756 .clkr = {
2771 .clkr = {
2786 .clkr = {
2799 .clkr = {
2814 .clkr = {
2827 .clkr = {
2842 .clkr = {
2857 .clkr = {
2872 .clkr = {
2885 .clkr = {
2898 .clkr = {
2911 .clkr = {
2917 &gcc_qupv3_wrap0_s0_clk_src.clkr.hw,
2929 .clkr = {
2935 &gcc_qupv3_wrap0_s1_clk_src.clkr.hw,
2947 .clkr = {
2953 &gcc_qupv3_wrap0_s2_clk_src.clkr.hw,
2965 .clkr = {
2971 &gcc_qupv3_wrap0_s3_clk_src.clkr.hw,
2983 .clkr = {
2989 &gcc_qupv3_wrap0_s4_clk_src.clkr.hw,
3001 .clkr = {
3007 &gcc_qupv3_wrap0_s5_clk_src.clkr.hw,
3019 .clkr = {
3025 &gcc_qupv3_wrap0_s6_clk_src.clkr.hw,
3037 .clkr = {
3050 .clkr = {
3063 .clkr = {
3069 &gcc_qupv3_wrap1_s0_clk_src.clkr.hw,
3081 .clkr = {
3087 &gcc_qupv3_wrap1_s1_clk_src.clkr.hw,
3099 .clkr = {
3105 &gcc_qupv3_wrap1_s2_clk_src.clkr.hw,
3117 .clkr = {
3123 &gcc_qupv3_wrap1_s3_clk_src.clkr.hw,
3135 .clkr = {
3141 &gcc_qupv3_wrap1_s4_clk_src.clkr.hw,
3153 .clkr = {
3159 &gcc_qupv3_wrap1_s5_clk_src.clkr.hw,
3171 .clkr = {
3177 &gcc_qupv3_wrap1_s6_clk_src.clkr.hw,
3189 .clkr = {
3202 .clkr = {
3215 .clkr = {
3221 &gcc_qupv3_wrap2_s0_clk_src.clkr.hw,
3233 .clkr = {
3239 &gcc_qupv3_wrap2_s1_clk_src.clkr.hw,
3251 .clkr = {
3257 &gcc_qupv3_wrap2_s2_clk_src.clkr.hw,
3269 .clkr = {
3275 &gcc_qupv3_wrap2_s3_clk_src.clkr.hw,
3287 .clkr = {
3293 &gcc_qupv3_wrap2_s4_clk_src.clkr.hw,
3305 .clkr = {
3311 &gcc_qupv3_wrap2_s5_clk_src.clkr.hw,
3323 .clkr = {
3329 &gcc_qupv3_wrap2_s6_clk_src.clkr.hw,
3341 .clkr = {
3354 .clkr = {
3367 .clkr = {
3373 &gcc_qupv3_wrap3_s0_clk_src.clkr.hw,
3385 .clkr = {
3391 &gcc_qupv3_wrap3_s0_div_clk_src.clkr.hw,
3405 .clkr = {
3420 .clkr = {
3435 .clkr = {
3450 .clkr = {
3465 .clkr = {
3480 .clkr = {
3495 .clkr = {
3510 .clkr = {
3523 .clkr = {
3536 .clkr = {
3542 &gcc_sdcc1_apps_clk_src.clkr.hw,
3556 .clkr = {
3562 &gcc_sdcc1_ice_core_clk_src.clkr.hw,
3574 .clkr = {
3587 .clkr = {
3600 .clkr = {
3613 .clkr = {
3619 &gcc_tscss_cntr_clk_src.clkr.hw,
3633 .clkr = {
3648 .clkr = {
3654 &gcc_ufs_card_axi_clk_src.clkr.hw,
3668 .clkr = {
3674 &gcc_ufs_card_ice_core_clk_src.clkr.hw,
3688 .clkr = {
3694 &gcc_ufs_card_phy_aux_clk_src.clkr.hw,
3706 .clkr = {
3712 &gcc_ufs_card_rx_symbol_0_clk_src.clkr.hw,
3724 .clkr = {
3730 &gcc_ufs_card_rx_symbol_1_clk_src.clkr.hw,
3742 .clkr = {
3748 &gcc_ufs_card_tx_symbol_0_clk_src.clkr.hw,
3762 .clkr = {
3768 &gcc_ufs_card_unipro_core_clk_src.clkr.hw,
3782 .clkr = {
3797 .clkr = {
3803 &gcc_ufs_phy_axi_clk_src.clkr.hw,
3817 .clkr = {
3823 &gcc_ufs_phy_axi_clk_src.clkr.hw,
3837 .clkr = {
3843 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
3857 .clkr = {
3863 &gcc_ufs_phy_ice_core_clk_src.clkr.hw,
3877 .clkr = {
3883 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
3897 .clkr = {
3903 &gcc_ufs_phy_phy_aux_clk_src.clkr.hw,
3915 .clkr = {
3921 &gcc_ufs_phy_rx_symbol_0_clk_src.clkr.hw,
3933 .clkr = {
3939 &gcc_ufs_phy_rx_symbol_1_clk_src.clkr.hw,
3951 .clkr = {
3957 &gcc_ufs_phy_tx_symbol_0_clk_src.clkr.hw,
3971 .clkr = {
3977 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
3991 .clkr = {
3997 &gcc_ufs_phy_unipro_core_clk_src.clkr.hw,
4009 .clkr = {
4015 &gcc_usb20_master_clk_src.clkr.hw,
4027 .clkr = {
4033 &gcc_usb20_mock_utmi_postdiv_clk_src.clkr.hw,
4045 .clkr = {
4058 .clkr = {
4064 &gcc_usb30_prim_master_clk_src.clkr.hw,
4076 .clkr = {
4082 &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr.hw,
4094 .clkr = {
4107 .clkr = {
4113 &gcc_usb30_sec_master_clk_src.clkr.hw,
4125 .clkr = {
4131 &gcc_usb30_sec_mock_utmi_postdiv_clk_src.clkr.hw,
4143 .clkr = {
4156 .clkr = {
4162 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
4174 .clkr = {
4180 &gcc_usb3_prim_phy_aux_clk_src.clkr.hw,
4194 .clkr = {
4200 &gcc_usb3_prim_phy_pipe_clk_src.clkr.hw,
4212 .clkr = {
4218 &gcc_usb3_sec_phy_aux_clk_src.clkr.hw,
4230 .clkr = {
4236 &gcc_usb3_sec_phy_aux_clk_src.clkr.hw,
4248 .clkr = {
4254 &gcc_usb3_sec_phy_pipe_clk_src.clkr.hw,
4266 .clkr = {
4281 .clkr = {
4296 .clkr = {
4379 [GCC_AGGRE_NOC_QUPV3_AXI_CLK] = &gcc_aggre_noc_qupv3_axi_clk.clkr,
4380 [GCC_AGGRE_UFS_CARD_AXI_CLK] = &gcc_aggre_ufs_card_axi_clk.clkr,
4381 [GCC_AGGRE_UFS_PHY_AXI_CLK] = &gcc_aggre_ufs_phy_axi_clk.clkr,
4382 [GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_aggre_ufs_phy_axi_hw_ctl_clk.clkr,
4383 [GCC_AGGRE_USB2_PRIM_AXI_CLK] = &gcc_aggre_usb2_prim_axi_clk.clkr,
4384 [GCC_AGGRE_USB3_PRIM_AXI_CLK] = &gcc_aggre_usb3_prim_axi_clk.clkr,
4385 [GCC_AGGRE_USB3_SEC_AXI_CLK] = &gcc_aggre_usb3_sec_axi_clk.clkr,
4386 [GCC_AHB2PHY0_CLK] = &gcc_ahb2phy0_clk.clkr,
4387 [GCC_AHB2PHY2_CLK] = &gcc_ahb2phy2_clk.clkr,
4388 [GCC_AHB2PHY3_CLK] = &gcc_ahb2phy3_clk.clkr,
4389 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
4390 [GCC_CAMERA_HF_AXI_CLK] = &gcc_camera_hf_axi_clk.clkr,
4391 [GCC_CAMERA_SF_AXI_CLK] = &gcc_camera_sf_axi_clk.clkr,
4392 [GCC_CAMERA_THROTTLE_XO_CLK] = &gcc_camera_throttle_xo_clk.clkr,
4393 [GCC_CFG_NOC_USB2_PRIM_AXI_CLK] = &gcc_cfg_noc_usb2_prim_axi_clk.clkr,
4394 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
4395 [GCC_CFG_NOC_USB3_SEC_AXI_CLK] = &gcc_cfg_noc_usb3_sec_axi_clk.clkr,
4396 [GCC_DDRSS_GPU_AXI_CLK] = &gcc_ddrss_gpu_axi_clk.clkr,
4397 [GCC_DISP1_HF_AXI_CLK] = &gcc_disp1_hf_axi_clk.clkr,
4398 [GCC_DISP_HF_AXI_CLK] = &gcc_disp_hf_axi_clk.clkr,
4399 [GCC_EDP_REF_CLKREF_EN] = &gcc_edp_ref_clkref_en.clkr,
4400 [GCC_EMAC0_AXI_CLK] = &gcc_emac0_axi_clk.clkr,
4401 [GCC_EMAC0_PHY_AUX_CLK] = &gcc_emac0_phy_aux_clk.clkr,
4402 [GCC_EMAC0_PHY_AUX_CLK_SRC] = &gcc_emac0_phy_aux_clk_src.clkr,
4403 [GCC_EMAC0_PTP_CLK] = &gcc_emac0_ptp_clk.clkr,
4404 [GCC_EMAC0_PTP_CLK_SRC] = &gcc_emac0_ptp_clk_src.clkr,
4405 [GCC_EMAC0_RGMII_CLK] = &gcc_emac0_rgmii_clk.clkr,
4406 [GCC_EMAC0_RGMII_CLK_SRC] = &gcc_emac0_rgmii_clk_src.clkr,
4407 [GCC_EMAC0_SLV_AHB_CLK] = &gcc_emac0_slv_ahb_clk.clkr,
4408 [GCC_EMAC1_AXI_CLK] = &gcc_emac1_axi_clk.clkr,
4409 [GCC_EMAC1_PHY_AUX_CLK] = &gcc_emac1_phy_aux_clk.clkr,
4410 [GCC_EMAC1_PHY_AUX_CLK_SRC] = &gcc_emac1_phy_aux_clk_src.clkr,
4411 [GCC_EMAC1_PTP_CLK] = &gcc_emac1_ptp_clk.clkr,
4412 [GCC_EMAC1_PTP_CLK_SRC] = &gcc_emac1_ptp_clk_src.clkr,
4413 [GCC_EMAC1_RGMII_CLK] = &gcc_emac1_rgmii_clk.clkr,
4414 [GCC_EMAC1_RGMII_CLK_SRC] = &gcc_emac1_rgmii_clk_src.clkr,
4415 [GCC_EMAC1_SLV_AHB_CLK] = &gcc_emac1_slv_ahb_clk.clkr,
4416 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
4417 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
4418 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
4419 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
4420 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
4421 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
4422 [GCC_GP4_CLK] = &gcc_gp4_clk.clkr,
4423 [GCC_GP4_CLK_SRC] = &gcc_gp4_clk_src.clkr,
4424 [GCC_GP5_CLK] = &gcc_gp5_clk.clkr,
4425 [GCC_GP5_CLK_SRC] = &gcc_gp5_clk_src.clkr,
4426 [GCC_GPLL0] = &gcc_gpll0.clkr,
4427 [GCC_GPLL0_OUT_EVEN] = &gcc_gpll0_out_even.clkr,
4428 [GCC_GPLL1] = &gcc_gpll1.clkr,
4429 [GCC_GPLL4] = &gcc_gpll4.clkr,
4430 [GCC_GPLL5] = &gcc_gpll5.clkr,
4431 [GCC_GPLL7] = &gcc_gpll7.clkr,
4432 [GCC_GPLL9] = &gcc_gpll9.clkr,
4433 [GCC_GPU_GPLL0_CLK_SRC] = &gcc_gpu_gpll0_clk_src.clkr,
4434 [GCC_GPU_GPLL0_DIV_CLK_SRC] = &gcc_gpu_gpll0_div_clk_src.clkr,
4435 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
4436 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
4437 [GCC_GPU_TCU_THROTTLE_AHB_CLK] = &gcc_gpu_tcu_throttle_ahb_clk.clkr,
4438 [GCC_GPU_TCU_THROTTLE_CLK] = &gcc_gpu_tcu_throttle_clk.clkr,
4439 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
4440 [GCC_PCIE_0_AUX_CLK_SRC] = &gcc_pcie_0_aux_clk_src.clkr,
4441 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
4442 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
4443 [GCC_PCIE_0_PHY_AUX_CLK] = &gcc_pcie_0_phy_aux_clk.clkr,
4444 [GCC_PCIE_0_PHY_AUX_CLK_SRC] = &gcc_pcie_0_phy_aux_clk_src.clkr,
4445 [GCC_PCIE_0_PHY_RCHNG_CLK] = &gcc_pcie_0_phy_rchng_clk.clkr,
4446 [GCC_PCIE_0_PHY_RCHNG_CLK_SRC] = &gcc_pcie_0_phy_rchng_clk_src.clkr,
4447 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
4448 [GCC_PCIE_0_PIPE_CLK_SRC] = &gcc_pcie_0_pipe_clk_src.clkr,
4449 [GCC_PCIE_0_PIPE_DIV_CLK_SRC] = &gcc_pcie_0_pipe_div_clk_src.clkr,
4450 [GCC_PCIE_0_PIPEDIV2_CLK] = &gcc_pcie_0_pipediv2_clk.clkr,
4451 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
4452 [GCC_PCIE_0_SLV_Q2A_AXI_CLK] = &gcc_pcie_0_slv_q2a_axi_clk.clkr,
4453 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
4454 [GCC_PCIE_1_AUX_CLK_SRC] = &gcc_pcie_1_aux_clk_src.clkr,
4455 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
4456 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
4457 [GCC_PCIE_1_PHY_AUX_CLK] = &gcc_pcie_1_phy_aux_clk.clkr,
4458 [GCC_PCIE_1_PHY_AUX_CLK_SRC] = &gcc_pcie_1_phy_aux_clk_src.clkr,
4459 [GCC_PCIE_1_PHY_RCHNG_CLK] = &gcc_pcie_1_phy_rchng_clk.clkr,
4460 [GCC_PCIE_1_PHY_RCHNG_CLK_SRC] = &gcc_pcie_1_phy_rchng_clk_src.clkr,
4461 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
4462 [GCC_PCIE_1_PIPE_CLK_SRC] = &gcc_pcie_1_pipe_clk_src.clkr,
4463 [GCC_PCIE_1_PIPE_DIV_CLK_SRC] = &gcc_pcie_1_pipe_div_clk_src.clkr,
4464 [GCC_PCIE_1_PIPEDIV2_CLK] = &gcc_pcie_1_pipediv2_clk.clkr,
4465 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
4466 [GCC_PCIE_1_SLV_Q2A_AXI_CLK] = &gcc_pcie_1_slv_q2a_axi_clk.clkr,
4467 [GCC_PCIE_CLKREF_EN] = &gcc_pcie_clkref_en.clkr,
4468 [GCC_PCIE_THROTTLE_CFG_CLK] = &gcc_pcie_throttle_cfg_clk.clkr,
4469 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
4470 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
4471 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
4472 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
4473 [GCC_QMIP_CAMERA_NRT_AHB_CLK] = &gcc_qmip_camera_nrt_ahb_clk.clkr,
4474 [GCC_QMIP_CAMERA_RT_AHB_CLK] = &gcc_qmip_camera_rt_ahb_clk.clkr,
4475 [GCC_QMIP_DISP1_AHB_CLK] = &gcc_qmip_disp1_ahb_clk.clkr,
4476 [GCC_QMIP_DISP1_ROT_AHB_CLK] = &gcc_qmip_disp1_rot_ahb_clk.clkr,
4477 [GCC_QMIP_DISP_AHB_CLK] = &gcc_qmip_disp_ahb_clk.clkr,
4478 [GCC_QMIP_DISP_ROT_AHB_CLK] = &gcc_qmip_disp_rot_ahb_clk.clkr,
4479 [GCC_QMIP_VIDEO_CVP_AHB_CLK] = &gcc_qmip_video_cvp_ahb_clk.clkr,
4480 [GCC_QMIP_VIDEO_VCODEC_AHB_CLK] = &gcc_qmip_video_vcodec_ahb_clk.clkr,
4481 [GCC_QMIP_VIDEO_VCPU_AHB_CLK] = &gcc_qmip_video_vcpu_ahb_clk.clkr,
4482 [GCC_QUPV3_WRAP0_CORE_2X_CLK] = &gcc_qupv3_wrap0_core_2x_clk.clkr,
4483 [GCC_QUPV3_WRAP0_CORE_CLK] = &gcc_qupv3_wrap0_core_clk.clkr,
4484 [GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
4485 [GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
4486 [GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
4487 [GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
4488 [GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
4489 [GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
4490 [GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
4491 [GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
4492 [GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
4493 [GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
4494 [GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
4495 [GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
4496 [GCC_QUPV3_WRAP0_S6_CLK] = &gcc_qupv3_wrap0_s6_clk.clkr,
4497 [GCC_QUPV3_WRAP0_S6_CLK_SRC] = &gcc_qupv3_wrap0_s6_clk_src.clkr,
4498 [GCC_QUPV3_WRAP1_CORE_2X_CLK] = &gcc_qupv3_wrap1_core_2x_clk.clkr,
4499 [GCC_QUPV3_WRAP1_CORE_CLK] = &gcc_qupv3_wrap1_core_clk.clkr,
4500 [GCC_QUPV3_WRAP1_S0_CLK] = &gcc_qupv3_wrap1_s0_clk.clkr,
4501 [GCC_QUPV3_WRAP1_S0_CLK_SRC] = &gcc_qupv3_wrap1_s0_clk_src.clkr,
4502 [GCC_QUPV3_WRAP1_S1_CLK] = &gcc_qupv3_wrap1_s1_clk.clkr,
4503 [GCC_QUPV3_WRAP1_S1_CLK_SRC] = &gcc_qupv3_wrap1_s1_clk_src.clkr,
4504 [GCC_QUPV3_WRAP1_S2_CLK] = &gcc_qupv3_wrap1_s2_clk.clkr,
4505 [GCC_QUPV3_WRAP1_S2_CLK_SRC] = &gcc_qupv3_wrap1_s2_clk_src.clkr,
4506 [GCC_QUPV3_WRAP1_S3_CLK] = &gcc_qupv3_wrap1_s3_clk.clkr,
4507 [GCC_QUPV3_WRAP1_S3_CLK_SRC] = &gcc_qupv3_wrap1_s3_clk_src.clkr,
4508 [GCC_QUPV3_WRAP1_S4_CLK] = &gcc_qupv3_wrap1_s4_clk.clkr,
4509 [GCC_QUPV3_WRAP1_S4_CLK_SRC] = &gcc_qupv3_wrap1_s4_clk_src.clkr,
4510 [GCC_QUPV3_WRAP1_S5_CLK] = &gcc_qupv3_wrap1_s5_clk.clkr,
4511 [GCC_QUPV3_WRAP1_S5_CLK_SRC] = &gcc_qupv3_wrap1_s5_clk_src.clkr,
4512 [GCC_QUPV3_WRAP1_S6_CLK] = &gcc_qupv3_wrap1_s6_clk.clkr,
4513 [GCC_QUPV3_WRAP1_S6_CLK_SRC] = &gcc_qupv3_wrap1_s6_clk_src.clkr,
4514 [GCC_QUPV3_WRAP2_CORE_2X_CLK] = &gcc_qupv3_wrap2_core_2x_clk.clkr,
4515 [GCC_QUPV3_WRAP2_CORE_CLK] = &gcc_qupv3_wrap2_core_clk.clkr,
4516 [GCC_QUPV3_WRAP2_S0_CLK] = &gcc_qupv3_wrap2_s0_clk.clkr,
4517 [GCC_QUPV3_WRAP2_S0_CLK_SRC] = &gcc_qupv3_wrap2_s0_clk_src.clkr,
4518 [GCC_QUPV3_WRAP2_S1_CLK] = &gcc_qupv3_wrap2_s1_clk.clkr,
4519 [GCC_QUPV3_WRAP2_S1_CLK_SRC] = &gcc_qupv3_wrap2_s1_clk_src.clkr,
4520 [GCC_QUPV3_WRAP2_S2_CLK] = &gcc_qupv3_wrap2_s2_clk.clkr,
4521 [GCC_QUPV3_WRAP2_S2_CLK_SRC] = &gcc_qupv3_wrap2_s2_clk_src.clkr,
4522 [GCC_QUPV3_WRAP2_S3_CLK] = &gcc_qupv3_wrap2_s3_clk.clkr,
4523 [GCC_QUPV3_WRAP2_S3_CLK_SRC] = &gcc_qupv3_wrap2_s3_clk_src.clkr,
4524 [GCC_QUPV3_WRAP2_S4_CLK] = &gcc_qupv3_wrap2_s4_clk.clkr,
4525 [GCC_QUPV3_WRAP2_S4_CLK_SRC] = &gcc_qupv3_wrap2_s4_clk_src.clkr,
4526 [GCC_QUPV3_WRAP2_S5_CLK] = &gcc_qupv3_wrap2_s5_clk.clkr,
4527 [GCC_QUPV3_WRAP2_S5_CLK_SRC] = &gcc_qupv3_wrap2_s5_clk_src.clkr,
4528 [GCC_QUPV3_WRAP2_S6_CLK] = &gcc_qupv3_wrap2_s6_clk.clkr,
4529 [GCC_QUPV3_WRAP2_S6_CLK_SRC] = &gcc_qupv3_wrap2_s6_clk_src.clkr,
4530 [GCC_QUPV3_WRAP3_CORE_2X_CLK] = &gcc_qupv3_wrap3_core_2x_clk.clkr,
4531 [GCC_QUPV3_WRAP3_CORE_CLK] = &gcc_qupv3_wrap3_core_clk.clkr,
4532 [GCC_QUPV3_WRAP3_QSPI_CLK] = &gcc_qupv3_wrap3_qspi_clk.clkr,
4533 [GCC_QUPV3_WRAP3_S0_CLK] = &gcc_qupv3_wrap3_s0_clk.clkr,
4534 [GCC_QUPV3_WRAP3_S0_CLK_SRC] = &gcc_qupv3_wrap3_s0_clk_src.clkr,
4535 [GCC_QUPV3_WRAP3_S0_DIV_CLK_SRC] = &gcc_qupv3_wrap3_s0_div_clk_src.clkr,
4536 [GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
4537 [GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
4538 [GCC_QUPV3_WRAP_1_M_AHB_CLK] = &gcc_qupv3_wrap_1_m_ahb_clk.clkr,
4539 [GCC_QUPV3_WRAP_1_S_AHB_CLK] = &gcc_qupv3_wrap_1_s_ahb_clk.clkr,
4540 [GCC_QUPV3_WRAP_2_M_AHB_CLK] = &gcc_qupv3_wrap_2_m_ahb_clk.clkr,
4541 [GCC_QUPV3_WRAP_2_S_AHB_CLK] = &gcc_qupv3_wrap_2_s_ahb_clk.clkr,
4542 [GCC_QUPV3_WRAP_3_M_AHB_CLK] = &gcc_qupv3_wrap_3_m_ahb_clk.clkr,
4543 [GCC_QUPV3_WRAP_3_S_AHB_CLK] = &gcc_qupv3_wrap_3_s_ahb_clk.clkr,
4544 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
4545 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
4546 [GCC_SDCC1_APPS_CLK_SRC] = &gcc_sdcc1_apps_clk_src.clkr,
4547 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
4548 [GCC_SDCC1_ICE_CORE_CLK_SRC] = &gcc_sdcc1_ice_core_clk_src.clkr,
4549 [GCC_SGMI_CLKREF_EN] = &gcc_sgmi_clkref_en.clkr,
4550 [GCC_TSCSS_AHB_CLK] = &gcc_tscss_ahb_clk.clkr,
4551 [GCC_TSCSS_CNTR_CLK_SRC] = &gcc_tscss_cntr_clk_src.clkr,
4552 [GCC_TSCSS_ETU_CLK] = &gcc_tscss_etu_clk.clkr,
4553 [GCC_TSCSS_GLOBAL_CNTR_CLK] = &gcc_tscss_global_cntr_clk.clkr,
4554 [GCC_UFS_CARD_AHB_CLK] = &gcc_ufs_card_ahb_clk.clkr,
4555 [GCC_UFS_CARD_AXI_CLK] = &gcc_ufs_card_axi_clk.clkr,
4556 [GCC_UFS_CARD_AXI_CLK_SRC] = &gcc_ufs_card_axi_clk_src.clkr,
4557 [GCC_UFS_CARD_ICE_CORE_CLK] = &gcc_ufs_card_ice_core_clk.clkr,
4558 [GCC_UFS_CARD_ICE_CORE_CLK_SRC] = &gcc_ufs_card_ice_core_clk_src.clkr,
4559 [GCC_UFS_CARD_PHY_AUX_CLK] = &gcc_ufs_card_phy_aux_clk.clkr,
4560 [GCC_UFS_CARD_PHY_AUX_CLK_SRC] = &gcc_ufs_card_phy_aux_clk_src.clkr,
4561 [GCC_UFS_CARD_RX_SYMBOL_0_CLK] = &gcc_ufs_card_rx_symbol_0_clk.clkr,
4562 [GCC_UFS_CARD_RX_SYMBOL_0_CLK_SRC] = &gcc_ufs_card_rx_symbol_0_clk_src.clkr,
4563 [GCC_UFS_CARD_RX_SYMBOL_1_CLK] = &gcc_ufs_card_rx_symbol_1_clk.clkr,
4564 [GCC_UFS_CARD_RX_SYMBOL_1_CLK_SRC] = &gcc_ufs_card_rx_symbol_1_clk_src.clkr,
4565 [GCC_UFS_CARD_TX_SYMBOL_0_CLK] = &gcc_ufs_card_tx_symbol_0_clk.clkr,
4566 [GCC_UFS_CARD_TX_SYMBOL_0_CLK_SRC] = &gcc_ufs_card_tx_symbol_0_clk_src.clkr,
4567 [GCC_UFS_CARD_UNIPRO_CORE_CLK] = &gcc_ufs_card_unipro_core_clk.clkr,
4568 [GCC_UFS_CARD_UNIPRO_CORE_CLK_SRC] = &gcc_ufs_card_unipro_core_clk_src.clkr,
4569 [GCC_UFS_PHY_AHB_CLK] = &gcc_ufs_phy_ahb_clk.clkr,
4570 [GCC_UFS_PHY_AXI_CLK] = &gcc_ufs_phy_axi_clk.clkr,
4571 [GCC_UFS_PHY_AXI_CLK_SRC] = &gcc_ufs_phy_axi_clk_src.clkr,
4572 [GCC_UFS_PHY_AXI_HW_CTL_CLK] = &gcc_ufs_phy_axi_hw_ctl_clk.clkr,
4573 [GCC_UFS_PHY_ICE_CORE_CLK] = &gcc_ufs_phy_ice_core_clk.clkr,
4574 [GCC_UFS_PHY_ICE_CORE_CLK_SRC] = &gcc_ufs_phy_ice_core_clk_src.clkr,
4575 [GCC_UFS_PHY_ICE_CORE_HW_CTL_CLK] = &gcc_ufs_phy_ice_core_hw_ctl_clk.clkr,
4576 [GCC_UFS_PHY_PHY_AUX_CLK] = &gcc_ufs_phy_phy_aux_clk.clkr,
4577 [GCC_UFS_PHY_PHY_AUX_CLK_SRC] = &gcc_ufs_phy_phy_aux_clk_src.clkr,
4578 [GCC_UFS_PHY_PHY_AUX_HW_CTL_CLK] = &gcc_ufs_phy_phy_aux_hw_ctl_clk.clkr,
4579 [GCC_UFS_PHY_RX_SYMBOL_0_CLK] = &gcc_ufs_phy_rx_symbol_0_clk.clkr,
4580 [GCC_UFS_PHY_RX_SYMBOL_0_CLK_SRC] = &gcc_ufs_phy_rx_symbol_0_clk_src.clkr,
4581 [GCC_UFS_PHY_RX_SYMBOL_1_CLK] = &gcc_ufs_phy_rx_symbol_1_clk.clkr,
4582 [GCC_UFS_PHY_RX_SYMBOL_1_CLK_SRC] = &gcc_ufs_phy_rx_symbol_1_clk_src.clkr,
4583 [GCC_UFS_PHY_TX_SYMBOL_0_CLK] = &gcc_ufs_phy_tx_symbol_0_clk.clkr,
4584 [GCC_UFS_PHY_TX_SYMBOL_0_CLK_SRC] = &gcc_ufs_phy_tx_symbol_0_clk_src.clkr,
4585 [GCC_UFS_PHY_UNIPRO_CORE_CLK] = &gcc_ufs_phy_unipro_core_clk.clkr,
4586 [GCC_UFS_PHY_UNIPRO_CORE_CLK_SRC] = &gcc_ufs_phy_unipro_core_clk_src.clkr,
4587 [GCC_UFS_PHY_UNIPRO_CORE_HW_CTL_CLK] = &gcc_ufs_phy_unipro_core_hw_ctl_clk.clkr,
4588 [GCC_USB20_MASTER_CLK] = &gcc_usb20_master_clk.clkr,
4589 [GCC_USB20_MASTER_CLK_SRC] = &gcc_usb20_master_clk_src.clkr,
4590 [GCC_USB20_MOCK_UTMI_CLK] = &gcc_usb20_mock_utmi_clk.clkr,
4591 [GCC_USB20_MOCK_UTMI_CLK_SRC] = &gcc_usb20_mock_utmi_clk_src.clkr,
4592 [GCC_USB20_MOCK_UTMI_POSTDIV_CLK_SRC] = &gcc_usb20_mock_utmi_postdiv_clk_src.clkr,
4593 [GCC_USB20_SLEEP_CLK] = &gcc_usb20_sleep_clk.clkr,
4594 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
4595 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
4596 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
4597 [GCC_USB30_PRIM_MOCK_UTMI_CLK_SRC] = &gcc_usb30_prim_mock_utmi_clk_src.clkr,
4598 [GCC_USB30_PRIM_MOCK_UTMI_POSTDIV_CLK_SRC] = &gcc_usb30_prim_mock_utmi_postdiv_clk_src.clkr,
4599 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
4600 [GCC_USB30_SEC_MASTER_CLK] = &gcc_usb30_sec_master_clk.clkr,
4601 [GCC_USB30_SEC_MASTER_CLK_SRC] = &gcc_usb30_sec_master_clk_src.clkr,
4602 [GCC_USB30_SEC_MOCK_UTMI_CLK] = &gcc_usb30_sec_mock_utmi_clk.clkr,
4603 [GCC_USB30_SEC_MOCK_UTMI_CLK_SRC] = &gcc_usb30_sec_mock_utmi_clk_src.clkr,
4604 [GCC_USB30_SEC_MOCK_UTMI_POSTDIV_CLK_SRC] = &gcc_usb30_sec_mock_utmi_postdiv_clk_src.clkr,
4605 [GCC_USB30_SEC_SLEEP_CLK] = &gcc_usb30_sec_sleep_clk.clkr,
4606 [GCC_USB3_PRIM_PHY_AUX_CLK] = &gcc_usb3_prim_phy_aux_clk.clkr,
4607 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
4608 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
4609 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
4610 [GCC_USB3_PRIM_PHY_PIPE_CLK_SRC] = &gcc_usb3_prim_phy_pipe_clk_src.clkr,
4611 [GCC_USB3_SEC_PHY_AUX_CLK] = &gcc_usb3_sec_phy_aux_clk.clkr,
4612 [GCC_USB3_SEC_PHY_AUX_CLK_SRC] = &gcc_usb3_sec_phy_aux_clk_src.clkr,
4613 [GCC_USB3_SEC_PHY_COM_AUX_CLK] = &gcc_usb3_sec_phy_com_aux_clk.clkr,
4614 [GCC_USB3_SEC_PHY_PIPE_CLK] = &gcc_usb3_sec_phy_pipe_clk.clkr,
4615 [GCC_USB3_SEC_PHY_PIPE_CLK_SRC] = &gcc_usb3_sec_phy_pipe_clk_src.clkr,
4616 [GCC_USB_CLKREF_EN] = &gcc_usb_clkref_en.clkr,
4617 [GCC_VIDEO_AXI0_CLK] = &gcc_video_axi0_clk.clkr,
4618 [GCC_VIDEO_AXI1_CLK] = &gcc_video_axi1_clk.clkr,