Lines Matching refs:clkr
42 .clkr = {
62 &gpll0_early.clkr.hw,
72 .clkr.hw.init = &(struct clk_init_data){
75 &gpll0_early.clkr.hw,
85 .clkr = {
102 .clkr.hw.init = &(struct clk_init_data){
105 &gpll2_early.clkr.hw,
130 .clkr = {
145 .clkr.hw.init = &(struct clk_init_data){
148 &gpll3_early.clkr.hw,
159 .clkr = {
176 .clkr.hw.init = &(struct clk_init_data){
179 &gpll4_early.clkr.hw,
189 .clkr = {
209 &gpll6_early.clkr.hw,
219 .clkr.hw.init = &(struct clk_init_data){
222 &gpll6_early.clkr.hw,
243 { .hw = &gpll0.clkr.hw },
255 { .hw = &gpll0.clkr.hw },
256 { .hw = &gpll4.clkr.hw },
271 .clkr.hw.init = &(struct clk_init_data) {
283 .clkr.hw.init = &(struct clk_init_data) {
305 .clkr.hw.init = &(struct clk_init_data) {
325 .clkr.hw.init = &(struct clk_init_data) {
338 .clkr.hw.init = &(struct clk_init_data) {
351 .clkr.hw.init = &(struct clk_init_data) {
364 .clkr.hw.init = &(struct clk_init_data) {
377 .clkr.hw.init = &(struct clk_init_data) {
390 .clkr.hw.init = &(struct clk_init_data) {
403 .clkr.hw.init = &(struct clk_init_data) {
416 .clkr.hw.init = &(struct clk_init_data) {
442 .clkr.hw.init = &(struct clk_init_data) {
456 .clkr.hw.init = &(struct clk_init_data) {
470 .clkr.hw.init = &(struct clk_init_data) {
484 .clkr.hw.init = &(struct clk_init_data) {
498 .clkr.hw.init = &(struct clk_init_data) {
512 .clkr.hw.init = &(struct clk_init_data) {
526 .clkr.hw.init = &(struct clk_init_data) {
540 .clkr.hw.init = &(struct clk_init_data) {
574 .clkr.hw.init = &(struct clk_init_data) {
588 .clkr.hw.init = &(struct clk_init_data) {
602 .clkr.hw.init = &(struct clk_init_data) {
616 .clkr.hw.init = &(struct clk_init_data) {
646 .clkr.hw.init = &(struct clk_init_data) {
659 .clkr.hw.init = &(struct clk_init_data) {
678 { .hw = &gpll0.clkr.hw },
679 { .hw = &gpll6.clkr.hw },
698 .clkr.hw.init = &(struct clk_init_data) {
712 .clkr.hw.init = &(struct clk_init_data) {
731 .clkr.hw.init = &(struct clk_init_data) {
748 { .hw = &gpll0.clkr.hw },
765 .clkr.hw.init = &(struct clk_init_data) {
783 { .hw = &gpll0.clkr.hw },
784 { .hw = &gpll6.clkr.hw },
785 { .hw = &gpll2.clkr.hw },
804 .clkr.hw.init = &(struct clk_init_data) {
825 .clkr.hw.init = &(struct clk_init_data) {
849 { .hw = &gpll0.clkr.hw },
850 { .hw = &gpll2.clkr.hw },
868 .clkr.hw.init = &(struct clk_init_data) {
881 .clkr.hw.init = &(struct clk_init_data) {
894 .clkr.hw.init = &(struct clk_init_data) {
912 { .hw = &gpll0.clkr.hw },
913 { .hw = &gpll4.clkr.hw },
914 { .hw = &gpll2.clkr.hw },
932 .clkr.hw.init = &(struct clk_init_data) {
945 .clkr.hw.init = &(struct clk_init_data) {
958 .clkr.hw.init = &(struct clk_init_data) {
978 .clkr.hw.init = &(struct clk_init_data) {
991 .clkr.hw.init = &(struct clk_init_data) {
1004 .clkr.hw.init = &(struct clk_init_data) {
1019 { .hw = &gpll0.clkr.hw },
1032 .clkr.hw.init = &(struct clk_init_data) {
1045 .clkr.hw.init = &(struct clk_init_data) {
1065 { .hw = &gpll0.clkr.hw },
1066 { .hw = &gpll3.clkr.hw },
1067 { .hw = &gpll6.clkr.hw },
1068 { .hw = &gpll4.clkr.hw },
1099 .clkr.hw.init = &(struct clk_init_data) {
1119 .clkr.hw.init = &(struct clk_init_data) {
1133 .clkr.hw.init = &(struct clk_init_data) {
1147 .clkr.hw.init = &(struct clk_init_data) {
1165 { .hw = &gpll0.clkr.hw },
1166 { .hw = &gpll6.clkr.hw },
1168 { .hw = &gpll2.clkr.hw },
1186 .clkr.hw.init = &(struct clk_init_data) {
1205 { .hw = &gpll0.clkr.hw },
1206 { .hw = &gpll6.clkr.hw },
1228 .clkr.hw.init = &(struct clk_init_data) {
1242 .clkr.hw.init = &(struct clk_init_data) {
1256 .clkr.hw.init = &(struct clk_init_data) {
1270 .clkr.hw.init = &(struct clk_init_data) {
1287 { .hw = &gpll0.clkr.hw },
1288 { .hw = &gpll6.clkr.hw },
1308 .clkr.hw.init = &(struct clk_init_data) {
1339 .clkr.hw.init = &(struct clk_init_data) {
1353 .clkr.hw.init = &(struct clk_init_data) {
1373 .clkr.hw.init = &(struct clk_init_data) {
1392 .clkr.hw.init = &(struct clk_init_data) {
1409 { .hw = &gpll0.clkr.hw },
1410 { .hw = &gpll6.clkr.hw },
1426 .clkr.hw.init = &(struct clk_init_data) {
1443 { .hw = &gpll0.clkr.hw },
1444 { .hw = &gpll4.clkr.hw },
1467 .clkr.hw.init = &(struct clk_init_data) {
1494 .clkr.hw.init = &(struct clk_init_data) {
1514 .clkr.hw.init = &(struct clk_init_data) {
1532 { .hw = &gpll6.clkr.hw },
1534 { .hw = &gpll0.clkr.hw },
1550 .clkr.hw.init = &(struct clk_init_data) {
1579 .clkr.hw.init = &(struct clk_init_data) {
1597 { .hw = &gpll0.clkr.hw },
1598 { .hw = &gpll6.clkr.hw },
1599 { .hw = &gpll2.clkr.hw },
1619 .clkr.hw.init = &(struct clk_init_data) {
1638 { .hw = &gpll0.clkr.hw },
1639 { .hw = &gpll6.clkr.hw },
1640 { .hw = &gpll4.clkr.hw },
1641 { .hw = &gpll2.clkr.hw },
1663 .clkr.hw.init = &(struct clk_init_data) {
1676 .clkr.hw.init = &(struct clk_init_data) {
1699 .clkr.hw.init = &(struct clk_init_data) {
1710 .clkr = {
1716 &apc0_droop_detector_clk_src.clkr.hw,
1728 .clkr = {
1734 &apc1_droop_detector_clk_src.clkr.hw,
1746 .clkr = {
1752 &apss_ahb_clk_src.clkr.hw,
1764 .clkr = {
1777 .clkr = {
1790 .clkr = {
1803 .clkr = {
1816 .clkr = {
1829 .clkr = {
1842 .clkr = {
1848 &blsp1_qup1_i2c_apps_clk_src.clkr.hw,
1860 .clkr = {
1866 &blsp1_qup2_i2c_apps_clk_src.clkr.hw,
1878 .clkr = {
1884 &blsp1_qup3_i2c_apps_clk_src.clkr.hw,
1896 .clkr = {
1902 &blsp1_qup4_i2c_apps_clk_src.clkr.hw,
1914 .clkr = {
1920 &blsp2_qup1_i2c_apps_clk_src.clkr.hw,
1932 .clkr = {
1938 &blsp2_qup2_i2c_apps_clk_src.clkr.hw,
1950 .clkr = {
1956 &blsp2_qup3_i2c_apps_clk_src.clkr.hw,
1968 .clkr = {
1974 &blsp2_qup4_i2c_apps_clk_src.clkr.hw,
1986 .clkr = {
1992 &blsp1_qup1_spi_apps_clk_src.clkr.hw,
2004 .clkr = {
2010 &blsp1_qup2_spi_apps_clk_src.clkr.hw,
2022 .clkr = {
2028 &blsp1_qup3_spi_apps_clk_src.clkr.hw,
2040 .clkr = {
2046 &blsp1_qup4_spi_apps_clk_src.clkr.hw,
2058 .clkr = {
2064 &blsp2_qup1_spi_apps_clk_src.clkr.hw,
2076 .clkr = {
2082 &blsp2_qup2_spi_apps_clk_src.clkr.hw,
2094 .clkr = {
2100 &blsp2_qup3_spi_apps_clk_src.clkr.hw,
2112 .clkr = {
2118 &blsp2_qup4_spi_apps_clk_src.clkr.hw,
2130 .clkr = {
2136 &blsp1_uart1_apps_clk_src.clkr.hw,
2148 .clkr = {
2154 &blsp1_uart2_apps_clk_src.clkr.hw,
2166 .clkr = {
2172 &blsp2_uart1_apps_clk_src.clkr.hw,
2184 .clkr = {
2190 &blsp2_uart2_apps_clk_src.clkr.hw,
2202 .clkr = {
2215 .clkr = {
2228 .clkr = {
2234 &camss_top_ahb_clk_src.clkr.hw,
2246 .clkr = {
2252 &cci_clk_src.clkr.hw,
2264 .clkr = {
2270 &camss_top_ahb_clk_src.clkr.hw,
2282 .clkr = {
2295 .clkr = {
2301 &cpp_clk_src.clkr.hw,
2313 .clkr = {
2319 &camss_top_ahb_clk_src.clkr.hw,
2331 .clkr = {
2337 &camss_top_ahb_clk_src.clkr.hw,
2349 .clkr = {
2355 &camss_top_ahb_clk_src.clkr.hw,
2367 .clkr = {
2373 &csi0_clk_src.clkr.hw,
2385 .clkr = {
2391 &csi1_clk_src.clkr.hw,
2403 .clkr = {
2409 &csi2_clk_src.clkr.hw,
2421 .clkr = {
2427 &csi0p_clk_src.clkr.hw,
2439 .clkr = {
2445 &csi1p_clk_src.clkr.hw,
2457 .clkr = {
2463 &csi2p_clk_src.clkr.hw,
2475 .clkr = {
2481 &csi0_clk_src.clkr.hw,
2493 .clkr = {
2499 &csi1_clk_src.clkr.hw,
2511 .clkr = {
2517 &csi2_clk_src.clkr.hw,
2529 .clkr = {
2535 &csi0phytimer_clk_src.clkr.hw,
2547 .clkr = {
2553 &csi1phytimer_clk_src.clkr.hw,
2565 .clkr = {
2571 &csi2phytimer_clk_src.clkr.hw,
2583 .clkr = {
2589 &csi0_clk_src.clkr.hw,
2601 .clkr = {
2607 &csi1_clk_src.clkr.hw,
2619 .clkr = {
2625 &csi2_clk_src.clkr.hw,
2637 .clkr = {
2643 &csi0_clk_src.clkr.hw,
2655 .clkr = {
2661 &csi1_clk_src.clkr.hw,
2673 .clkr = {
2679 &csi2_clk_src.clkr.hw,
2691 .clkr = {
2697 &vfe0_clk_src.clkr.hw,
2709 .clkr = {
2715 &vfe1_clk_src.clkr.hw,
2727 .clkr = {
2733 &camss_gp0_clk_src.clkr.hw,
2745 .clkr = {
2751 &camss_gp1_clk_src.clkr.hw,
2763 .clkr = {
2769 &camss_top_ahb_clk_src.clkr.hw,
2781 .clkr = {
2787 &jpeg0_clk_src.clkr.hw,
2799 .clkr = {
2805 &camss_top_ahb_clk_src.clkr.hw,
2817 .clkr = {
2830 .clkr = {
2836 &mclk0_clk_src.clkr.hw,
2848 .clkr = {
2854 &mclk1_clk_src.clkr.hw,
2866 .clkr = {
2872 &mclk2_clk_src.clkr.hw,
2884 .clkr = {
2890 &mclk3_clk_src.clkr.hw,
2902 .clkr = {
2908 &camss_top_ahb_clk_src.clkr.hw,
2920 .clkr = {
2926 &camss_top_ahb_clk_src.clkr.hw,
2938 .clkr = {
2944 &camss_top_ahb_clk_src.clkr.hw,
2956 .clkr = {
2969 .clkr = {
2975 &vfe0_clk_src.clkr.hw,
2987 .clkr = {
2993 &camss_top_ahb_clk_src.clkr.hw,
3005 .clkr = {
3018 .clkr = {
3024 &vfe1_clk_src.clkr.hw,
3036 .clkr = {
3049 .clkr = {
3062 .clkr = {
3075 .clkr = {
3081 &crypto_clk_src.clkr.hw,
3093 .clkr = {
3106 .clkr = {
3112 &gp1_clk_src.clkr.hw,
3124 .clkr = {
3130 &gp2_clk_src.clkr.hw,
3142 .clkr = {
3148 &gp3_clk_src.clkr.hw,
3160 .clkr = {
3173 .clkr = {
3186 .clkr = {
3199 .clkr = {
3212 .clkr = {
3218 &byte0_clk_src.clkr.hw,
3230 .clkr = {
3236 &byte1_clk_src.clkr.hw,
3248 .clkr = {
3254 &esc0_clk_src.clkr.hw,
3266 .clkr = {
3272 &esc1_clk_src.clkr.hw,
3284 .clkr = {
3290 &mdp_clk_src.clkr.hw,
3302 .clkr = {
3308 &pclk0_clk_src.clkr.hw,
3320 .clkr = {
3326 &pclk1_clk_src.clkr.hw,
3338 .clkr = {
3344 &vsync_clk_src.clkr.hw,
3356 .clkr = {
3369 .clkr = {
3382 .clkr = {
3395 .clkr = {
3401 &gfx3d_clk_src.clkr.hw,
3412 .clkr = {
3418 &gfx3d_clk_src.clkr.hw,
3430 .clkr = {
3443 .clkr = {
3449 &usb30_master_clk_src.clkr.hw,
3461 .clkr = {
3467 &pdm2_clk_src.clkr.hw,
3479 .clkr = {
3492 .clkr = {
3505 .clkr = {
3518 .clkr = {
3531 .clkr = {
3537 &rbcpr_gfx_clk_src.clkr.hw,
3549 .clkr = {
3555 &sdcc1_ice_core_clk_src.clkr.hw,
3567 .clkr = {
3580 .clkr = {
3593 .clkr = {
3599 &sdcc1_apps_clk_src.clkr.hw,
3611 .clkr = {
3617 &sdcc2_apps_clk_src.clkr.hw,
3629 .clkr = {
3642 .clkr = {
3648 &usb30_master_clk_src.clkr.hw,
3660 .clkr = {
3666 &usb30_mock_utmi_clk_src.clkr.hw,
3678 .clkr = {
3691 .clkr = {
3697 &usb3_aux_clk_src.clkr.hw,
3709 .clkr = {
3722 .clkr = {
3735 .clkr = {
3748 .clkr = {
3761 .clkr = {
3774 .clkr = {
3780 &vcodec0_clk_src.clkr.hw,
3792 .clkr = {
3798 &vcodec0_clk_src.clkr.hw,
3810 .clkr = {
3823 .clkr = {
3836 .clkr = {
3959 [GPLL0] = &gpll0.clkr,
3960 [GPLL0_EARLY] = &gpll0_early.clkr,
3961 [GPLL2] = &gpll2.clkr,
3962 [GPLL2_EARLY] = &gpll2_early.clkr,
3963 [GPLL3] = &gpll3.clkr,
3964 [GPLL3_EARLY] = &gpll3_early.clkr,
3965 [GPLL4] = &gpll4.clkr,
3966 [GPLL4_EARLY] = &gpll4_early.clkr,
3967 [GPLL6] = &gpll6.clkr,
3968 [GPLL6_EARLY] = &gpll6_early.clkr,
3969 [GCC_APSS_AHB_CLK] = &gcc_apss_ahb_clk.clkr,
3970 [GCC_APSS_AXI_CLK] = &gcc_apss_axi_clk.clkr,
3971 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
3972 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
3973 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3974 [GCC_CRYPTO_AHB_CLK] = &gcc_crypto_ahb_clk.clkr,
3975 [GCC_CRYPTO_AXI_CLK] = &gcc_crypto_axi_clk.clkr,
3976 [GCC_CRYPTO_CLK] = &gcc_crypto_clk.clkr,
3977 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3978 [GCC_QDSS_DAP_CLK] = &gcc_qdss_dap_clk.clkr,
3979 [GCC_APSS_TCU_ASYNC_CLK] = &gcc_apss_tcu_async_clk.clkr,
3980 [GCC_CPP_TBU_CLK] = &gcc_cpp_tbu_clk.clkr,
3981 [GCC_JPEG_TBU_CLK] = &gcc_jpeg_tbu_clk.clkr,
3982 [GCC_MDP_TBU_CLK] = &gcc_mdp_tbu_clk.clkr,
3983 [GCC_SMMU_CFG_CLK] = &gcc_smmu_cfg_clk.clkr,
3984 [GCC_VENUS_TBU_CLK] = &gcc_venus_tbu_clk.clkr,
3985 [GCC_VFE1_TBU_CLK] = &gcc_vfe1_tbu_clk.clkr,
3986 [GCC_VFE_TBU_CLK] = &gcc_vfe_tbu_clk.clkr,
3987 [CAMSS_TOP_AHB_CLK_SRC] = &camss_top_ahb_clk_src.clkr,
3988 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
3989 [APSS_AHB_CLK_SRC] = &apss_ahb_clk_src.clkr,
3990 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
3991 [CSI2_CLK_SRC] = &csi2_clk_src.clkr,
3992 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
3993 [VCODEC0_CLK_SRC] = &vcodec0_clk_src.clkr,
3994 [CPP_CLK_SRC] = &cpp_clk_src.clkr,
3995 [JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
3996 [USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
3997 [VFE1_CLK_SRC] = &vfe1_clk_src.clkr,
3998 [APC0_DROOP_DETECTOR_CLK_SRC] = &apc0_droop_detector_clk_src.clkr,
3999 [APC1_DROOP_DETECTOR_CLK_SRC] = &apc1_droop_detector_clk_src.clkr,
4000 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
4001 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
4002 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
4003 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
4004 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
4005 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
4006 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
4007 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
4008 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
4009 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
4010 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
4011 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
4012 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
4013 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
4014 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
4015 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
4016 [BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
4017 [BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
4018 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
4019 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
4020 [CCI_CLK_SRC] = &cci_clk_src.clkr,
4021 [CSI0P_CLK_SRC] = &csi0p_clk_src.clkr,
4022 [CSI1P_CLK_SRC] = &csi1p_clk_src.clkr,
4023 [CSI2P_CLK_SRC] = &csi2p_clk_src.clkr,
4024 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
4025 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
4026 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
4027 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
4028 [MCLK2_CLK_SRC] = &mclk2_clk_src.clkr,
4029 [MCLK3_CLK_SRC] = &mclk3_clk_src.clkr,
4030 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
4031 [CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
4032 [CSI2PHYTIMER_CLK_SRC] = &csi2phytimer_clk_src.clkr,
4033 [CRYPTO_CLK_SRC] = &crypto_clk_src.clkr,
4034 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
4035 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
4036 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
4037 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
4038 [RBCPR_GFX_CLK_SRC] = &rbcpr_gfx_clk_src.clkr,
4039 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
4040 [SDCC1_ICE_CORE_CLK_SRC] = &sdcc1_ice_core_clk_src.clkr,
4041 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
4042 [USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
4043 [USB3_AUX_CLK_SRC] = &usb3_aux_clk_src.clkr,
4044 [GCC_APC0_DROOP_DETECTOR_GPLL0_CLK] = &gcc_apc0_droop_detector_gpll0_clk.clkr,
4045 [GCC_APC1_DROOP_DETECTOR_GPLL0_CLK] = &gcc_apc1_droop_detector_gpll0_clk.clkr,
4046 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
4047 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
4048 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
4049 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
4050 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
4051 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
4052 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
4053 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
4054 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
4055 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
4056 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
4057 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
4058 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
4059 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
4060 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
4061 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
4062 [GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
4063 [GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
4064 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
4065 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
4066 [GCC_CAMSS_CCI_AHB_CLK] = &gcc_camss_cci_ahb_clk.clkr,
4067 [GCC_CAMSS_CCI_CLK] = &gcc_camss_cci_clk.clkr,
4068 [GCC_CAMSS_CPP_AHB_CLK] = &gcc_camss_cpp_ahb_clk.clkr,
4069 [GCC_CAMSS_CPP_AXI_CLK] = &gcc_camss_cpp_axi_clk.clkr,
4070 [GCC_CAMSS_CPP_CLK] = &gcc_camss_cpp_clk.clkr,
4071 [GCC_CAMSS_CSI0_AHB_CLK] = &gcc_camss_csi0_ahb_clk.clkr,
4072 [GCC_CAMSS_CSI0_CLK] = &gcc_camss_csi0_clk.clkr,
4073 [GCC_CAMSS_CSI0_CSIPHY_3P_CLK] = &gcc_camss_csi0_csiphy_3p_clk.clkr,
4074 [GCC_CAMSS_CSI0PHY_CLK] = &gcc_camss_csi0phy_clk.clkr,
4075 [GCC_CAMSS_CSI0PIX_CLK] = &gcc_camss_csi0pix_clk.clkr,
4076 [GCC_CAMSS_CSI0RDI_CLK] = &gcc_camss_csi0rdi_clk.clkr,
4077 [GCC_CAMSS_CSI1_AHB_CLK] = &gcc_camss_csi1_ahb_clk.clkr,
4078 [GCC_CAMSS_CSI1_CLK] = &gcc_camss_csi1_clk.clkr,
4079 [GCC_CAMSS_CSI1_CSIPHY_3P_CLK] = &gcc_camss_csi1_csiphy_3p_clk.clkr,
4080 [GCC_CAMSS_CSI1PHY_CLK] = &gcc_camss_csi1phy_clk.clkr,
4081 [GCC_CAMSS_CSI1PIX_CLK] = &gcc_camss_csi1pix_clk.clkr,
4082 [GCC_CAMSS_CSI1RDI_CLK] = &gcc_camss_csi1rdi_clk.clkr,
4083 [GCC_CAMSS_CSI2_AHB_CLK] = &gcc_camss_csi2_ahb_clk.clkr,
4084 [GCC_CAMSS_CSI2_CLK] = &gcc_camss_csi2_clk.clkr,
4085 [GCC_CAMSS_CSI2_CSIPHY_3P_CLK] = &gcc_camss_csi2_csiphy_3p_clk.clkr,
4086 [GCC_CAMSS_CSI2PHY_CLK] = &gcc_camss_csi2phy_clk.clkr,
4087 [GCC_CAMSS_CSI2PIX_CLK] = &gcc_camss_csi2pix_clk.clkr,
4088 [GCC_CAMSS_CSI2RDI_CLK] = &gcc_camss_csi2rdi_clk.clkr,
4089 [GCC_CAMSS_CSI_VFE0_CLK] = &gcc_camss_csi_vfe0_clk.clkr,
4090 [GCC_CAMSS_CSI_VFE1_CLK] = &gcc_camss_csi_vfe1_clk.clkr,
4091 [GCC_CAMSS_GP0_CLK] = &gcc_camss_gp0_clk.clkr,
4092 [GCC_CAMSS_GP1_CLK] = &gcc_camss_gp1_clk.clkr,
4093 [GCC_CAMSS_ISPIF_AHB_CLK] = &gcc_camss_ispif_ahb_clk.clkr,
4094 [GCC_CAMSS_JPEG0_CLK] = &gcc_camss_jpeg0_clk.clkr,
4095 [GCC_CAMSS_JPEG_AHB_CLK] = &gcc_camss_jpeg_ahb_clk.clkr,
4096 [GCC_CAMSS_JPEG_AXI_CLK] = &gcc_camss_jpeg_axi_clk.clkr,
4097 [GCC_CAMSS_MCLK0_CLK] = &gcc_camss_mclk0_clk.clkr,
4098 [GCC_CAMSS_MCLK1_CLK] = &gcc_camss_mclk1_clk.clkr,
4099 [GCC_CAMSS_MCLK2_CLK] = &gcc_camss_mclk2_clk.clkr,
4100 [GCC_CAMSS_MCLK3_CLK] = &gcc_camss_mclk3_clk.clkr,
4101 [GCC_CAMSS_MICRO_AHB_CLK] = &gcc_camss_micro_ahb_clk.clkr,
4102 [GCC_CAMSS_CSI0PHYTIMER_CLK] = &gcc_camss_csi0phytimer_clk.clkr,
4103 [GCC_CAMSS_CSI1PHYTIMER_CLK] = &gcc_camss_csi1phytimer_clk.clkr,
4104 [GCC_CAMSS_CSI2PHYTIMER_CLK] = &gcc_camss_csi2phytimer_clk.clkr,
4105 [GCC_CAMSS_AHB_CLK] = &gcc_camss_ahb_clk.clkr,
4106 [GCC_CAMSS_TOP_AHB_CLK] = &gcc_camss_top_ahb_clk.clkr,
4107 [GCC_CAMSS_VFE0_CLK] = &gcc_camss_vfe0_clk.clkr,
4108 [GCC_CAMSS_VFE0_AHB_CLK] = &gcc_camss_vfe0_ahb_clk.clkr,
4109 [GCC_CAMSS_VFE0_AXI_CLK] = &gcc_camss_vfe0_axi_clk.clkr,
4110 [GCC_CAMSS_VFE1_AHB_CLK] = &gcc_camss_vfe1_ahb_clk.clkr,
4111 [GCC_CAMSS_VFE1_AXI_CLK] = &gcc_camss_vfe1_axi_clk.clkr,
4112 [GCC_CAMSS_VFE1_CLK] = &gcc_camss_vfe1_clk.clkr,
4113 [GCC_DCC_CLK] = &gcc_dcc_clk.clkr,
4114 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
4115 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
4116 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
4117 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
4118 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
4119 [GCC_PCNOC_USB3_AXI_CLK] = &gcc_pcnoc_usb3_axi_clk.clkr,
4120 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
4121 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
4122 [GCC_RBCPR_GFX_CLK] = &gcc_rbcpr_gfx_clk.clkr,
4123 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
4124 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
4125 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
4126 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
4127 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
4128 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
4129 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
4130 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
4131 [GCC_USB3_AUX_CLK] = &gcc_usb3_aux_clk.clkr,
4132 [GCC_USB_PHY_CFG_AHB_CLK] = &gcc_usb_phy_cfg_ahb_clk.clkr,
4133 [GCC_VENUS0_AHB_CLK] = &gcc_venus0_ahb_clk.clkr,
4134 [GCC_VENUS0_AXI_CLK] = &gcc_venus0_axi_clk.clkr,
4135 [GCC_VENUS0_CORE0_VCODEC0_CLK] = &gcc_venus0_core0_vcodec0_clk.clkr,
4136 [GCC_VENUS0_VCODEC0_CLK] = &gcc_venus0_vcodec0_clk.clkr,
4137 [GCC_QUSB_REF_CLK] = &gcc_qusb_ref_clk.clkr,
4138 [GCC_USB_SS_REF_CLK] = &gcc_usb_ss_ref_clk.clkr,
4139 [GCC_USB3_PIPE_CLK] = &gcc_usb3_pipe_clk.clkr,
4140 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
4141 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
4142 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
4143 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
4144 [PCLK1_CLK_SRC] = &pclk1_clk_src.clkr,
4145 [BYTE1_CLK_SRC] = &byte1_clk_src.clkr,
4146 [ESC1_CLK_SRC] = &esc1_clk_src.clkr,
4147 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
4148 [GCC_MDSS_AHB_CLK] = &gcc_mdss_ahb_clk.clkr,
4149 [GCC_MDSS_AXI_CLK] = &gcc_mdss_axi_clk.clkr,
4150 [GCC_MDSS_PCLK0_CLK] = &gcc_mdss_pclk0_clk.clkr,
4151 [GCC_MDSS_BYTE0_CLK] = &gcc_mdss_byte0_clk.clkr,
4152 [GCC_MDSS_ESC0_CLK] = &gcc_mdss_esc0_clk.clkr,
4153 [GCC_MDSS_PCLK1_CLK] = &gcc_mdss_pclk1_clk.clkr,
4154 [GCC_MDSS_BYTE1_CLK] = &gcc_mdss_byte1_clk.clkr,
4155 [GCC_MDSS_ESC1_CLK] = &gcc_mdss_esc1_clk.clkr,
4156 [GCC_MDSS_MDP_CLK] = &gcc_mdss_mdp_clk.clkr,
4157 [GCC_MDSS_VSYNC_CLK] = &gcc_mdss_vsync_clk.clkr,
4158 [GCC_OXILI_TIMER_CLK] = &gcc_oxili_timer_clk.clkr,
4159 [GCC_OXILI_GFX3D_CLK] = &gcc_oxili_gfx3d_clk.clkr,
4160 [GCC_OXILI_AON_CLK] = &gcc_oxili_aon_clk.clkr,
4161 [GCC_OXILI_AHB_CLK] = &gcc_oxili_ahb_clk.clkr,
4162 [GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
4163 [GCC_BIMC_GPU_CLK] = &gcc_bimc_gpu_clk.clkr,
4164 [GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,