Lines Matching refs:fsl_mc_regs
40 * @fsl_mc_regs: base address of register bank
46 void __iomem *fsl_mc_regs;
1061 mc->fsl_mc_regs = devm_ioremap_resource(&pdev->dev, plat_res);
1062 if (IS_ERR(mc->fsl_mc_regs))
1063 return PTR_ERR(mc->fsl_mc_regs);
1066 if (mc->fsl_mc_regs) {
1068 mc_stream_id = readl(mc->fsl_mc_regs + FSL_MC_FAPR);
1096 writel(readl(mc->fsl_mc_regs + FSL_MC_GCR1) &
1098 mc->fsl_mc_regs + FSL_MC_GCR1);
1184 if (mc->fsl_mc_regs) {
1189 writel(readl(mc->fsl_mc_regs + FSL_MC_GCR1) |
1191 mc->fsl_mc_regs + FSL_MC_GCR1);
1232 void __iomem *fsl_mc_regs;
1245 fsl_mc_regs = ioremap(res->start, resource_size(res));
1246 if (!fsl_mc_regs)
1254 writel(readl(fsl_mc_regs + FSL_MC_GCR1) | (GCR1_P1_STOP | GCR1_P2_STOP),
1255 fsl_mc_regs + FSL_MC_GCR1);
1256 iounmap(fsl_mc_regs);