Lines Matching refs:ZERO
3153 #undef ZERO
3154 #define ZERO(reg) writel(0, port_mmio + (reg))
3162 ZERO(0x028); /* command */
3164 ZERO(0x004); /* timer */
3165 ZERO(0x008); /* irq err cause */
3166 ZERO(0x00c); /* irq err mask */
3167 ZERO(0x010); /* rq bah */
3168 ZERO(0x014); /* rq inp */
3169 ZERO(0x018); /* rq outp */
3170 ZERO(0x01c); /* respq bah */
3171 ZERO(0x024); /* respq outp */
3172 ZERO(0x020); /* respq inp */
3173 ZERO(0x02c); /* test control */
3176 #undef ZERO
3178 #define ZERO(reg) writel(0, hc_mmio + (reg))
3185 ZERO(0x00c);
3186 ZERO(0x010);
3187 ZERO(0x014);
3188 ZERO(0x018);
3195 #undef ZERO
3214 #undef ZERO
3215 #define ZERO(reg) writel(0, mmio + (reg))
3225 ZERO(MV_PCI_DISC_TIMER);
3226 ZERO(MV_PCI_MSI_TRIGGER);
3228 ZERO(MV_PCI_SERR_MASK);
3229 ZERO(hpriv->irq_cause_offset);
3230 ZERO(hpriv->irq_mask_offset);
3231 ZERO(MV_PCI_ERR_LOW_ADDRESS);
3232 ZERO(MV_PCI_ERR_HIGH_ADDRESS);
3233 ZERO(MV_PCI_ERR_ATTRIBUTE);
3234 ZERO(MV_PCI_ERR_COMMAND);
3236 #undef ZERO
3436 #undef ZERO
3437 #define ZERO(reg) writel(0, port_mmio + (reg))
3445 ZERO(0x028); /* command */
3447 ZERO(0x004); /* timer */
3448 ZERO(0x008); /* irq err cause */
3449 ZERO(0x00c); /* irq err mask */
3450 ZERO(0x010); /* rq bah */
3451 ZERO(0x014); /* rq inp */
3452 ZERO(0x018); /* rq outp */
3453 ZERO(0x01c); /* respq bah */
3454 ZERO(0x024); /* respq outp */
3455 ZERO(0x020); /* respq inp */
3456 ZERO(0x02c); /* test control */
3460 #undef ZERO
3462 #define ZERO(reg) writel(0, hc_mmio + (reg))
3468 ZERO(0x00c);
3469 ZERO(0x010);
3470 ZERO(0x014);
3474 #undef ZERO