Lines Matching defs:port_mmio
637 static int mv_stop_edma_engine(void __iomem *port_mmio);
948 void __iomem *port_mmio = mv_ap_base(ap);
951 pp->cached.fiscfg = readl(port_mmio + FISCFG);
952 pp->cached.ltmode = readl(port_mmio + LTMODE);
953 pp->cached.haltcond = readl(port_mmio + EDMA_HALTCOND);
954 pp->cached.unknown_rsvd = readl(port_mmio + EDMA_UNKNOWN_RSVD);
992 static void mv_set_edma_ptrs(void __iomem *port_mmio,
1005 writel((pp->crqb_dma >> 16) >> 16, port_mmio + EDMA_REQ_Q_BASE_HI);
1007 port_mmio + EDMA_REQ_Q_IN_PTR);
1008 writelfl(index, port_mmio + EDMA_REQ_Q_OUT_PTR);
1017 writel((pp->crpb_dma >> 16) >> 16, port_mmio + EDMA_RSP_Q_BASE_HI);
1018 writelfl(index, port_mmio + EDMA_RSP_Q_IN_PTR);
1020 port_mmio + EDMA_RSP_Q_OUT_PTR);
1068 void __iomem *port_mmio,
1078 writelfl(0, port_mmio + EDMA_ERR_IRQ_CAUSE);
1086 writelfl(0, port_mmio + FIS_IRQ_CAUSE);
1163 static void mv_start_edma(struct ata_port *ap, void __iomem *port_mmio,
1178 mv_set_edma_ptrs(port_mmio, hpriv, pp);
1179 mv_clear_and_enable_port_irqs(ap, port_mmio, DONE_IRQ|ERR_IRQ);
1181 writelfl(EDMA_EN, port_mmio + EDMA_CMD);
1188 void __iomem *port_mmio = mv_ap_base(ap);
1201 u32 edma_stat = readl(port_mmio + EDMA_STATUS);
1211 * @port_mmio: io base address
1216 static int mv_stop_edma_engine(void __iomem *port_mmio)
1221 writelfl(EDMA_DS, port_mmio + EDMA_CMD);
1225 u32 reg = readl(port_mmio + EDMA_CMD);
1235 void __iomem *port_mmio = mv_ap_base(ap);
1243 if (mv_stop_edma_engine(port_mmio)) {
1477 void __iomem *port_mmio;
1497 port_mmio = mv_ap_base(ap);
1498 mv_write_cached_reg(port_mmio + FISCFG, old_fiscfg, fiscfg);
1499 mv_write_cached_reg(port_mmio + LTMODE, old_ltmode, ltmode);
1500 mv_write_cached_reg(port_mmio + EDMA_HALTCOND, old_haltcond, haltcond);
1602 void __iomem *port_mmio = mv_ap_base(ap);
1658 writelfl(cfg, port_mmio + EDMA_CFG);
1880 void __iomem *port_mmio = mv_ap_base(ap);
1886 writel(0, port_mmio + BMDMA_CMD);
1890 port_mmio + BMDMA_PRD_HIGH);
1892 port_mmio + BMDMA_PRD_LOW);
1908 void __iomem *port_mmio = mv_ap_base(ap);
1913 writelfl(cmd, port_mmio + BMDMA_CMD);
1927 void __iomem *port_mmio = mv_ap_base(ap);
1931 cmd = readl(port_mmio + BMDMA_CMD);
1934 writelfl(cmd, port_mmio + BMDMA_CMD);
1957 void __iomem *port_mmio = mv_ap_base(ap);
1964 reg = readl(port_mmio + BMDMA_STATUS);
2226 void __iomem *port_mmio = mv_ap_base(ap);
2231 old_ifctl = readl(port_mmio + SATA_IFCTL);
2233 writelfl(ifctl, port_mmio + SATA_IFCTL);
2237 writel(fis[i], port_mmio + VENDOR_UNIQUE_FIS);
2240 writelfl(ifctl | 0x200, port_mmio + SATA_IFCTL);
2241 writelfl(fis[final_word], port_mmio + VENDOR_UNIQUE_FIS);
2248 ifstat = readl(port_mmio + SATA_IFSTAT);
2252 writelfl(old_ifctl, port_mmio + SATA_IFCTL);
2333 void __iomem *port_mmio = mv_ap_base(ap);
2349 mv_start_edma(ap, port_mmio, pp, qc->tf.protocol);
2355 port_mmio + EDMA_REQ_Q_IN_PTR);
2460 void __iomem *port_mmio = mv_ap_base(ap);
2462 return readl(port_mmio + SATA_TESTCTL) >> 16;
2490 void __iomem *port_mmio = mv_ap_base(ap);
2493 in_ptr = (readl(port_mmio + EDMA_REQ_Q_IN_PTR)
2495 out_ptr = (readl(port_mmio + EDMA_REQ_Q_OUT_PTR)
2635 void __iomem *port_mmio = mv_ap_base(ap);
2653 edma_err_cause = readl(port_mmio + EDMA_ERR_IRQ_CAUSE);
2655 fis_cause = readl(port_mmio + FIS_IRQ_CAUSE);
2656 writelfl(~fis_cause, port_mmio + FIS_IRQ_CAUSE);
2658 writelfl(~edma_err_cause, port_mmio + EDMA_ERR_IRQ_CAUSE);
2798 void __iomem *port_mmio = mv_ap_base(ap);
2806 in_index = (readl(port_mmio + EDMA_RSP_Q_IN_PTR)
2834 port_mmio + EDMA_RSP_Q_OUT_PTR);
3154 #define ZERO(reg) writel(0, port_mmio + (reg))
3158 void __iomem *port_mmio = mv_port_base(mmio, port);
3163 writel(0x11f, port_mmio + EDMA_CFG);
3174 writel(0xbc, port_mmio + EDMA_IORDY_TMOUT);
3317 void __iomem *port_mmio;
3327 port_mmio = mv_port_base(mmio, idx);
3328 tmp = readl(port_mmio + PHY_MODE2);
3342 void __iomem *port_mmio = mv_port_base(mmio, port);
3352 m2 = readl(port_mmio + PHY_MODE2);
3355 writel(m2, port_mmio + PHY_MODE2);
3359 m2 = readl(port_mmio + PHY_MODE2);
3361 writel(m2, port_mmio + PHY_MODE2);
3370 m3 = readl(port_mmio + PHY_MODE3);
3378 u32 m4 = readl(port_mmio + PHY_MODE4);
3388 writel(m4, port_mmio + PHY_MODE4);
3396 writel(m3, port_mmio + PHY_MODE3);
3399 m2 = readl(port_mmio + PHY_MODE2);
3412 writel(m2, port_mmio + PHY_MODE2);
3426 void __iomem *port_mmio;
3429 port_mmio = mv_port_base(mmio, idx);
3430 tmp = readl(port_mmio + PHY_MODE2);
3437 #define ZERO(reg) writel(0, port_mmio + (reg))
3441 void __iomem *port_mmio = mv_port_base(mmio, port);
3446 writel(0x101f, port_mmio + EDMA_CFG);
3457 writel(0x800, port_mmio + EDMA_IORDY_TMOUT);
3504 void __iomem *port_mmio = mv_port_base(mmio, port);
3507 reg = readl(port_mmio + PHY_MODE3);
3512 writel(reg, port_mmio + PHY_MODE3);
3514 reg = readl(port_mmio + PHY_MODE4);
3517 writel(reg, port_mmio + PHY_MODE4);
3519 reg = readl(port_mmio + PHY_MODE9_GEN2);
3523 writel(reg, port_mmio + PHY_MODE9_GEN2);
3525 reg = readl(port_mmio + PHY_MODE9_GEN1);
3529 writel(reg, port_mmio + PHY_MODE9_GEN1);
3548 static void mv_setup_ifcfg(void __iomem *port_mmio, int want_gen2i)
3550 u32 ifcfg = readl(port_mmio + SATA_IFCFG);
3555 writelfl(ifcfg, port_mmio + SATA_IFCFG);
3561 void __iomem *port_mmio = mv_port_base(mmio, port_no);
3568 mv_stop_edma_engine(port_mmio);
3569 writelfl(EDMA_RESET, port_mmio + EDMA_CMD);
3573 mv_setup_ifcfg(port_mmio, 1);
3580 writelfl(EDMA_RESET, port_mmio + EDMA_CMD);
3582 writelfl(0, port_mmio + EDMA_CMD);
3593 void __iomem *port_mmio = mv_ap_base(ap);
3594 u32 reg = readl(port_mmio + SATA_IFCTL);
3599 writelfl(reg, port_mmio + SATA_IFCTL);
3670 void __iomem *port_mmio = mv_ap_base(ap);
3674 writel(0, port_mmio + EDMA_ERR_IRQ_CAUSE);
3686 * @port_mmio: base address of the port
3695 static void mv_port_init(struct ata_ioports *port, void __iomem *port_mmio)
3697 void __iomem *serr, *shd_base = port_mmio + SHD_BLK;
3715 serr = port_mmio + mv_scr_offset(SCR_ERROR);
3717 writelfl(0, port_mmio + EDMA_ERR_IRQ_CAUSE);
3720 writelfl(~EDMA_ERR_IRQ_TRANSIENT, port_mmio + EDMA_ERR_IRQ_MASK);
3957 void __iomem *port_mmio = mv_port_base(mmio, port);
3959 mv_port_init(&ap->ioaddr, port_mmio);
4412 void __iomem *port_mmio = mv_port_base(hpriv->base, port);
4413 unsigned int offset = port_mmio - hpriv->base;