Lines Matching refs:out_be32
118 out_be32((u32 *)(rio_regs_win + RIO_LTLEDCSR),
171 out_be32(priv->regs_win + offset, data);
210 out_be32(&priv->maint_atmu_regs->rowtar,
212 out_be32(&priv->maint_atmu_regs->rowtear, (destid >> 10));
275 out_be32(&priv->maint_atmu_regs->rowtar,
277 out_be32(&priv->maint_atmu_regs->rowtear, (destid >> 10));
288 out_be32((u32 *) data, val);
304 out_be32(&priv->inb_atmu_regs[i].riwar, 0);
350 out_be32(&priv->inb_atmu_regs[i].riwtar, lstart >> RIWTAR_TRAD_VAL_SHIFT);
351 out_be32(&priv->inb_atmu_regs[i].riwbar, rstart >> RIWBAR_BADD_VAL_SHIFT);
352 out_be32(&priv->inb_atmu_regs[i].riwar, RIWAR_ENABLE | RIWAR_TGINT_LOCAL |
375 out_be32(&priv->inb_atmu_regs[i].riwar, riwar & ~RIWAR_ENABLE);
384 out_be32((u32 *)(rio_regs_win + RIO_LTLEDCSR), 0);
387 out_be32((u32 *)(rio_regs_win + RIO_PORT1_EDCSR), 0);
388 out_be32((u32 *)(rio_regs_win + RIO_PORT1_IECSR), IECSR_CLEAR);
389 out_be32((u32 *)(rio_regs_win + RIO_ESCSR), ESCSR_CLEAR);
391 out_be32((u32 *)(rio_regs_win + RIO_PORT2_EDCSR), 0);
392 out_be32((u32 *)(rio_regs_win + RIO_PORT2_IECSR), IECSR_CLEAR);
393 out_be32((u32 *)(rio_regs_win + RIO_PORT2_ESCSR), ESCSR_CLEAR);
632 out_be32(priv->regs_win
660 out_be32(priv->regs_win + RIO_GCCSR, RIO_PORT_GEN_HOST |
663 out_be32(priv->regs_win + RIO_GCCSR,
677 out_be32((priv->regs_win + RIO_ISR_AACR + i*0x80),
681 out_be32(&priv->maint_atmu_regs->rowbar,
683 out_be32(&priv->maint_atmu_regs->rowar,