Lines Matching refs:CM_REG_INT_HLDCLR
152 #define CM_REG_INT_HLDCLR 0x0C
878 snd_cmipci_set_bit(cm, CM_REG_INT_HLDCLR, inthld);
887 snd_cmipci_clear_bit(cm, CM_REG_INT_HLDCLR, inthld);
1434 snd_cmipci_clear_bit(cm, CM_REG_INT_HLDCLR, mask);
1435 snd_cmipci_set_bit(cm, CM_REG_INT_HLDCLR, mask);
2782 detect = snd_cmipci_read(cm, CM_REG_INT_HLDCLR) & CM_CHIP_MASK2;
2894 snd_cmipci_write(cm, CM_REG_INT_HLDCLR, 0); /* disable ints */
3060 snd_cmipci_write(cm, CM_REG_INT_HLDCLR, 0); /* disable ints */
3094 switch (snd_cmipci_read_b(cm, CM_REG_INT_HLDCLR + 3) & 0x03) {
3296 CM_REG_INT_STATUS, CM_REG_INT_HLDCLR, CM_REG_FUNCTRL0,
3325 snd_cmipci_write(cm, CM_REG_INT_HLDCLR, 0);
3336 snd_cmipci_write(cm, CM_REG_INT_HLDCLR, 0);